特許

J-GLOBAL ID：200903030313569308

容量素子駆動回路

発明者： 藤由 達巳
出願人/特許権者： アルプス電気株式会社
代理人 (7件)： 志賀 正武 ,  高橋 詔男 ,  渡邊 隆 ,  青山 正和 ,  鈴木 三義 ,  西 和哉 ,  村山 靖彦
公報種別：公開公報
出願番号（国際出願番号）：特願2002-330470
公開番号（公開出願番号）：特開2004-166039
出願日： 2002年11月14日
公開日（公表日）： 2004年06月10日
要約：

【課題】液晶表示装置のソースドライバにおける出力段部分の電力損失を減らし、ソースドライバ、ひいては液晶表示装置全体の低消費電力化を実現する。【解決手段】比較回路10は、D/Aコンバータからの入力V_INと、出力V_OUTを比較する。比較回路11は、偶数段接続されたインバータと、アナログスイッチとから構成される。比較回路11では、初期設定の直前に、V_INを短い時間で取り込み、その後は、アナログスイッチSW1を開き、スイッチSW2を閉じることで電力消費を抑える。SW制御回路12は、比較回路11の判定出力、書込信号WR、出力初期化信号INITに従って、スイッチSW3〜SW10のオン・オフを制御する。【選択図】 図2

請求項（抜粋）：

入力される電圧に従って容量素子を駆動する容量素子駆動回路において、 第1の電源から容量素子に電流を供給する第1の定電流源と、 第2の電源に前記容量素子から電流を引き込む第2の定電流源と、 前記入力電圧と前記容量素子へ供給される出力電圧とを比較する第1の比較手段と、 前記入力電圧が所定の参照電圧とを比較する第2の比較手段と、 前記第2の比較手段による比較結果に基づいて、前記容量素子を前記第1の電源または前記第2の電源で充放電した後、前記第1の比較手段による比較結果に基づいて、前記容量素子に対して前記第1の定電流源または前記第2の定電流源を介して充放電させて、前記容量素子の充電電圧が前記入力電圧に達した時点で保持する制御手段と を具備することを特徴とする容量素子駆動回路。

IPC (4件)：

H03F3/30 ,  G02F1/133 ,  G09G3/20 ,  G09G3/36

FI (5件)：

H03F3/30 ,  G02F1/133 550 ,  G09G3/20 611A ,  G09G3/20 623B ,  G09G3/36

Fターム (70件)：

2H093NA16 ,  2H093NC11 ,  2H093NC21 ,  2H093NC34 ,  2H093ND39 ,  5C006AC21 ,  5C006BB16 ,  5C006BC12 ,  5C006BC20 ,  5C006BF25 ,  5C006BF27 ,  5C006FA47 ,  5C080AA10 ,  5C080BB05 ,  5C080DD26 ,  5C080FF11 ,  5C080JJ02 ,  5C080JJ03 ,  5C080JJ04 ,  5C080KK07 ,  5C080KK47 ,  5J091AA01 ,  5J091AA18 ,  5J091AA45 ,  5J091CA36 ,  5J091CA78 ,  5J091FA18 ,  5J091HA09 ,  5J091HA17 ,  5J091HA29 ,  5J091HA38 ,  5J091KA02 ,  5J091KA03 ,  5J091KA04 ,  5J091KA05 ,  5J091KA06 ,  5J091KA09 ,  5J091KA17 ,  5J091KA33 ,  5J091KA34 ,  5J091SA08 ,  5J091TA01 ,  5J091TA02 ,  5J091TA06 ,  5J091UW09 ,  5J500AA01 ,  5J500AA18 ,  5J500AA45 ,  5J500AC36 ,  5J500AC78 ,  5J500AF18 ,  5J500AH09 ,  5J500AH17 ,  5J500AH29 ,  5J500AH38 ,  5J500AK02 ,  5J500AK03 ,  5J500AK04 ,  5J500AK05 ,  5J500AK06 ,  5J500AK09 ,  5J500AK17 ,  5J500AK33 ,  5J500AK34 ,  5J500AS08 ,  5J500AS09 ,  5J500AT01 ,  5J500AT02 ,  5J500AT06 ,  5J500WU09