特許
J-GLOBAL ID:200903030329971483

半導体素子のゲート絶縁膜形成方法

発明者:
出願人/特許権者:
代理人 (1件): 山川 政樹
公報種別:公開公報
出願番号(国際出願番号):特願平5-284230
公開番号(公開出願番号):特開平6-209009
出願日: 1993年10月20日
公開日(公表日): 1994年07月26日
要約:
【要約】 (修正有)【目的】 従来より熱サイクルが減少され、工程が簡単なオキシニトライド膜の形成方法を提供することである。【構成】 半導体基板の表面22を窒化させる工程と、窒化された半導体基板上に酸化膜23を形成する工程と、酸化膜を高密度化させてオキシニトライド膜24を形成する工程と、からなる。
請求項(抜粋):
半導体基板の表面を窒化させる工程と、窒化された半導体基板上に酸化膜を形成する工程と、酸化膜を高密度化させてオキシニトライド膜を形成する工程と、からなることを特徴とする半導体素子のゲート絶縁膜形成方法。
IPC (3件):
H01L 21/336 ,  H01L 29/784 ,  H01L 21/318

前のページに戻る