特許

J-GLOBAL ID：200903030331000916

半導体装置

発明者： 八木 賢次 ,  川北 晴夫
出願人/特許権者： 株式会社デンソー
代理人 (1件)： 恩田 博宣
公報種別：公開公報
出願番号（国際出願番号）：特願平8-169460
公開番号（公開出願番号）：特開平10-022322
出願日： 1996年06月28日
公開日（公表日）： 1998年01月23日
要約：

【要約】【課題】セル上ボンディングを行っても素子の短絡や漏れ電流増大等の不具合を回避することができる半導体装置を提供する。【解決手段】半導体基板4の表層部には、深いp型チャネル形成領域5が形成されるとともに、このチャネル形成領域5内には浅いn型ソース領域6が形成され、領域5,6(セル領域)は、帯状をなし、かつ、平行に配置されている。ゲート酸化膜、ポリシリコンゲート電極、シリコン酸化膜からなる帯状のゲート電極用積層体11が離間して平行に配置されている。隣接するゲート電極用積層体11に対し補強用積層体12で連結されている。補強用積層体12は、シリコン酸化膜、ポリシリコン膜、シリコン酸化膜とからなる。半導体基板4の上にはアルミ層が形成され、このアルミ層の上にボンディングワイヤが設けられている。

請求項（抜粋）：

半導体基板上に、ゲート酸化膜、ゲート電極材、層間絶縁膜よりなる帯状のゲート電極用積層体が離間した状態で平行に配置され、このゲート電極用積層体の下の半導体基板に、帯状のチャネル形成領域およびソース領域が平行に形成され、さらに、前記半導体基板上に少なくとも前記ソース領域と接する金属層が配置され、この金属層に対し、少なくとも前記ゲート電極用積層体の配置領域を含むセル領域の上方においてボンディングワイヤが設けられた半導体装置であって、前記半導体基板と前記金属層との間において、隣接する前記ゲート電極用積層体に対し補強層で連結したことを特徴とする半導体装置。

IPC (3件)：

H01L 21/60 301 ,  H01L 29/78 ,  H01L 21/336

FI (4件)：

H01L 21/60 301 P ,  H01L 29/78 652 Q ,  H01L 29/78 655 G ,  H01L 29/78 658 F