特許
J-GLOBAL ID：200903030363810065
アダプティブフィルタ修正係数演算回路
発明者：
出願人/特許権者：
代理人 (1件)：
京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-333638
公開番号（公開出願番号）：特開平7-193467
出願日： 1993年12月27日
公開日（公表日）： 1995年07月28日
要約：
【要約】【目的】アダプティブフィルタ修正係数演算回路の演算誤差を低減する。【構成】本発明は、データ列実数部信号101とエラー列実数部信号102にステップ係数αを乗じた信号との積をとる乗算器4と、データ列虚数部信号102とエラー列虚数部信号にステップ係数-αを乗じた信号との積をとる乗算器5と、乗算器4の出力real信号115より乗算器5の出力real信号116を減算し、修正係数実数部112を出力する減算器14と、データ列虚数部信号102とエラー列実数部信号103にステップ係数αを乗じた信号との積をとる乗算器6と、データ列実数部信号101とエラー列虚数部信号104にステップ係数αを乗じた信号との積をとる乗算器7と、乗算器7の出力real信号118より乗算器6の出力real信号110を減算して、修正虚数部113を出力する減算器9とを備えている。
請求項（抜粋）：
複素数LMSアダプティブイコライザのアダプティブフィルタ修正係数演算回路において、所定のデータ列実数部信号ならびにデータ列虚数部信号と、所定のエラー列実数部信号ならびにエラー列虚数部信号に対しそれぞれ正のステップ係数および負のステップ係数を乗じた信号とを入力して、所定の修正係数実数部を出力する実数演算部と、所定のデータ列実数部信号ならびにデータ列虚数部信号と、所定のエラー列実数部信号ならびにエラー列虚数部信号に対し共に正のステップ係数を乗じた信号とを入力して、所定の修正係数虚数部を出力する実数演算部と、を少なくとも備えて構成されることを特徴とするアダプティブフィルタ修正係数演算回路。
引用特許：
前のページに戻る
