特許

J-GLOBAL ID：200903030412164140

メモリ制御方式

発明者： 美濃和 真 ,  森山 秀一 ,  小熊 堅司
出願人/特許権者： 日本電気株式会社 ,  新潟日本電気株式会社
代理人 (1件)： 山川 政樹
公報種別：公開公報
出願番号（国際出願番号）：特願平4-141108
公開番号（公開出願番号）：特開平5-313995
出願日： 1992年05月07日
公開日（公表日）： 1993年11月26日
要約：

【要約】【目的】 メモリシステムにおいて、複数のスピードタイプのメモリ制御を可能とし、また、メモリマップを可変とすることにより、メモリ性能の向上を図る。【構成】 メモリマップ回路1がメモリ6からのメモリスピード識別信号7により高速から低速までの複数のメモリ領域を規定し直し、メモリサイクル時にはメモリスピード信号3とメモリチップセレクト4を出力してメモリ制御タイミング回路2は該当するメモリチップに適切なタイミングでメモリ制御信号5をメモリ6に出力する。これにより、従来の拡張メモリにより高速なメモリを使用した場合でもロスの無いメモリアクセスが可能となる。

請求項（抜粋）：

メモリ制御方式において、メモリのアクセススピードを識別するメモリスピード識別信号と、前記メモリの容量とそのスピードからマッピングするメモリマップ回路とを備えることを特徴とするメモリ制御方式。