特許

J-GLOBAL ID：200903030418691974

現象観測装置における入力データのストレージ方法

発明者： 大井 尚紀
出願人/特許権者： 日置電機株式会社
代理人 (1件)： 熊谷 浩明
公報種別：公開公報
出願番号（国際出願番号）：特願平3-350875
公開番号（公開出願番号）：特開平5-264592
出願日： 1991年12月11日
公開日（公表日）： 1993年10月12日
要約：

【要約】【目的】 入力データにあって測定が必要な突発現象が出現した場合に確実にストレージし、かつ、ストレージメモリを効率よく使用する。【構成】 初回のトリガ検出時にトリガ前分取込みデータ数をストレージメモリ22の先頭アドレスに加算して定まる終端アドレスと前記先頭アドレスとの間にストレージ対象区間23を設定して前記トリガ前分取込みデータ数の入力データをストレージし、次回以降のトリガ検出時には、検出間隔がストレージアドレスコントロール部により選択的に設定されるストレージ対象区間23の設定間隔よりも長ければストレージ対象区間23をその終端アドレスを基準に短く設定し直して入力データをストレージさせ、トリガの検出間隔がストレージ対象区間23の設定間隔よりも短かければ短い間隔でトリガが検出される限りストレージ対象区間23を順次延長してストレージメモリ22に入力データを連続ストレージさせる。

請求項（抜粋）：

入力操作に必要な操作部と、ディジタル化された被測定信号である入力データに出現する突発現象に起因して発生するトリガ信号を基準にして予め設定されているトリガ前分取込みデータ数とトリガ後分取込みデータ数とに相当する入力データをストレージメモリにストレージさせるために必要なトリガ信号を検出するトリガ検出部と、トリガ信号の検出状態に応じてストレージメモリに対しトリガ前分取込みデータ数とトリガ後分取込みデータ数とで定まるストレージ対象区間を選択的に設定制御するためのストレージアドレスコントロール部と、入力データを出力するために必要な表示部と記録部と、これら構成各部を統括制御するためのCPUとを少なくとも備え、トリガ検出部による初回のトリガ信号検出時には、トリガ前分取込みデータ数をストレージメモリの先頭アドレスに加算して定まる終端アドレスと前記先頭アドレスとの間にストレージ対象区間を設定して前記トリガ前分取込みデータ数の入力データをストレージするとともに、次回以降のトリガ信号検出時には、その検出間隔がストレージアドレスコントロール部により選択的に設定されるストレージ対象区間の設定間隔よりも長ければストレージ対象区間をその終端アドレスを基準に短く設定し直して入力データをストレージさせ、トリガ信号の検出間隔がストレージ対象区間の設定間隔よりも短かければ同様に短い間隔でトリガ信号が検出される限りストレージ対象区間を順次延長させてストレージメモリに入力データを連続してストレージさせることを特徴とする波形測定装置における波形データのストレージ方法。