特許

J-GLOBAL ID：200903030427900705

中央処理装置

発明者： 大鷹 正之
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-065538
公開番号（公開出願番号）：特開平6-028253
出願日： 1992年03月24日
公開日（公表日）： 1994年02月04日
要約：

【要約】【目的】ライトバック方式のキャッシュメモリをスタック域に適用し、ヒット率を向上する。【構成】演算部2が作業領域をスタックに割り付けるメモリ配置を行うプログラムを実行すると、スタック縮退は縮退後の領域を再びアクセスすることない。そのための領域をキャッシュメモリ7上で無効化するために、スタック縮退時に限りスタックポインタの値をスタックポインタ変分検出部4が検出し、無効ブロック通知バス6を介してブロック無効化制御部8へスタックポインタ値を通知する。ブロック無効化制御部8はスタックポインタ値で示されるブロックアドレスを含む主メモリブロックアドレス9を含むブロックの有効フラグ11をオフとする。これによりスタック縮退時の領域をキャッシュメモリ上無効化することができる。

請求項（抜粋）：

キャッシュメモリのブロックをアドレス指定で無効化するブロック無効化制御部を有するライトバック方式のキャッシュメモリと、スタックポインタの変化を検出するスタックポインタ変分検出部を有する演算部と、前記キャッシュメモリと前記演算部間を接続する無効ブロック通知バスとを備えることを特徴とする中央処理装置。