半導体装置

発明者： , , , ,
出願人/特許権者： ,
代理人 (1件)：作田康夫
公報種別：公開公報
出願番号（国際出願番号）：特願2002-016320
公開番号（公開出願番号）：特開2003-085996
出願日： 2002年01月25日
公開日（公表日）： 2003年03月20日
要約：

【要約】【課題】エラー訂正を行うためECC回路により、面積および消費電力、アクセス時間が増大していた。【解決手段】複数のメモリマットと、メモリセルの読み出しデータおよび書き込みデータを転送するワード線方向に平行に形成されるローカルバスと、書き込みデータを出力パッドIOから転送するデータ線に平行な書き込み用グローバルバスと、読み出しデータを入力パッドIOに転送するデータ線に平行な読み出し用グローバルバスと、グローバルバスとローカルバスの交点に置かれた少なくとも1つ以上のエラー訂正回路を具備してなり、読み出しと書き込みが1サイクルで終了し、書き込み動作時に一度読み出されるデータと異なる値のデータの書き込み動作を行う。【効果】本発明によれば、面積および消費電力の増加を抑え、ソフトエラー等によるエラーを訂正する事ができる。

請求項（抜粋）：

複数のメモリセルと、エラー訂正回路とを具備してなり、読み出しと書き込みが1サイクルで終了する半導体装置。

IPC (4件)：

G11C 29/00 631 , G11C 29/00 603 , G06F 12/16 320 , G11C 11/413

FI (5件)：

G11C 29/00 631 D , G11C 29/00 603 F , G06F 12/16 320 A , G11C 11/34 341 Z , G11C 11/34 341 C

Fターム (27件)：

5B015HH01 , 5B015HH03 , 5B015JJ03 , 5B015JJ13 , 5B015JJ31 , 5B015KB91 , 5B015KB92 , 5B015MM02 , 5B015MM04 , 5B015NN09 , 5B015PP01 , 5B015PP02 , 5B018GA02 , 5B018HA16 , 5B018NA03 , 5B018RA01 , 5B018RA04 , 5L106AA02 , 5L106BB02 , 5L106BB12 , 5L106CC01 , 5L106CC13 , 5L106CC17 , 5L106CC21 , 5L106CC32 , 5L106DD12 , 5L106GG05

引用特許：

審査官引用 (6件)

特公昭57-046158
特許第3070025号
特開昭62-214599

全件表示

前のページに戻る