特許

J-GLOBAL ID：200903030451810911

半導体集積回路装置

発明者： 浜本 正人
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 大日方 富雄
公報種別：公開公報
出願番号（国際出願番号）：特願平4-290984
公開番号（公開出願番号）：特開平6-140513
出願日： 1992年10月29日
公開日（公表日）： 1994年05月20日
要約：

【要約】【目的】 LSIチップにおける加工箇所をLSIの論理ゲートの修正内容に係わらず一定とし、補修作業を容易にしてその信頼性を向上させ、もって補修作業の歩留を向上させる。【構成】 半導体集積回路装置は複数のバイポーラアレイからなり、このアレイを構成する基本セル(ECLゲート)には、入出力端子IN1〜IN3,OUT以外に、設計時の論理構成に関与しない予備端子T4〜T7、及び該予備端子に接続された予備トランジスタTr7が形成されている。この予備端子T4〜T7となる電極4〜7は、半導体チップの最上層に形成された配線層(11,12,13)に形成された予備電極6まで引出されている。この予備電極6の下層には、平坦化を図るためのダミー配線22B,24Bが埋込まれている。上記予備端子T4〜T7をレーザーCVD等によって形成された導電層にて適宜接続することにより、所望の論理修正が行われる。

請求項（抜粋）：

複数の論理ゲート回路が形成され、これら論理ゲート回路の入出力端子となる電極を所望の配線パターンで互いに接続することにより、所望の論理が構成される半導体集積回路装置において、当該論理ゲート回路に、設計時の論理構成に関与しない予備端子が形成され、該予備端子となる電極は、半導体集積回路装置の最上層に形成された配線層又はその下の配線層からなる予備電極まで引出されていることを特徴とする半導体集積回路装置。

IPC (2件)：

H01L 21/82 ,  H01L 21/3205

FI (2件)：

H01L 21/82 R ,  H01L 21/88 Z