半導体定電流源回路

発明者：
出願人/特許権者：
代理人 (1件)：長谷川芳樹 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平3-167199
公開番号（公開出願番号）：特開平5-013686
出願日： 1991年07月08日
公開日（公表日）： 1993年01月22日
要約：

【要約】【目的】外部バイアス用の端子を必要とせずに、製造後検査時に良好な電流値を設定しうる低電流源回路を提供する。【構成】 FET110と、このFET110のゲート-ソース間にラダー回路120とを備えている。FET110は、デプレーション型であり、そのゲートはVSS即ち電源の負側につながれている。ラダー回路120では、多数の抵抗121と多数の溶断可能配線としてのヒューズ122とがラダー状に接続されている。即ち抵抗121が直列につながれ、その抵抗121の端点を短絡するようにヒューズ122が接続されている。

請求項（抜粋）：

FETと、このFETのゲート-ソース間に、複数の抵抗及び溶断可能配線からなるラダー回路とを備えたことを特徴とした半導体定電流源回路。

IPC (3件)：

H01L 27/04 , H01L 21/66 , H01L 21/82

前のページに戻る