特許

J-GLOBAL ID：200903030492251781

半導体装置の製造方法

発明者： 坂村 正二
出願人/特許権者： 三洋電機株式会社
代理人 (1件)： 芝野 正雅
公報種別：公開公報
出願番号（国際出願番号）：特願平10-323841
公開番号（公開出願番号）：特開2000-150672
出願日： 1998年11月13日
公開日（公表日）： 2000年05月30日
要約：

【要約】【課題】 埋め込みコンタクトの断線を防止する。【解決手段】 ゲート電極8aをパターニング形成する際に、一旦、第1のホトレジスト膜21をマスクにして最初のゲート電極をコンタクト孔上を経てゲート絶縁膜3上まで延在させた後、第2のホトレジスト膜22をマスクにして横方向にエッチングして、所望位置までパターンを後退させてゲート電極8aを形成することを特徴とする。

請求項（抜粋）：

一導電型の半導体基板の表面に素子分離膜を形成する工程と、前記素子分離膜を除く基板表面にゲート絶縁膜を形成する工程と、前記素子分離膜領域に近接する領域上の前記ゲート絶縁膜をエッチングしてコンタクト孔を形成する工程と、全面にポリシリコン膜を形成し、このポリシリコン膜を前記コンタクト孔において前記基板と接触させる工程と、前記ポリシリコン膜に不純物をドープし、この不純物が前記コンタクト孔から基板に拡散することにより逆導電型拡散領域を形成する工程と、前記ポリシリコン膜を第1のホトレジスト膜をマスクにエッチングして前記絶縁膜上にゲート電極を形成し、かつ前記素子分離膜領域上から前記コンタクト孔上を経て前記ゲート絶縁膜の一部上に延在するようにポリシリコン膜を残す工程と、前記第1のホトレジスト膜を被覆するように前記コンタクト孔上に開口を有する第2のホトレジスト膜を形成した後にこの第1,第2のホトレジスト膜をマスクして前記ゲート絶縁膜の一部上に延在したポリシリコン膜を横方向にエッチングして所望位置まで後退させる工程と、前記ゲート電極に隣接する基板表面に逆導電型のソース拡散領域及びドレイン拡散領域を形成する工程とを有すること特徴とする半導体装置の製造方法。

IPC (5件)：

H01L 21/8244 ,  H01L 27/11 ,  H01L 21/28 301 ,  H01L 21/3213 ,  H01L 21/768

FI (4件)：

H01L 27/10 381 ,  H01L 21/28 301 A ,  H01L 21/88 D ,  H01L 21/90 C

Fターム (43件)：

4M104AA01 ,  4M104BB01 ,  4M104CC05 ,  4M104DD04 ,  4M104DD65 ,  4M104FF14 ,  4M104GG09 ,  4M104GG16 ,  4M104HH14 ,  4M104HH16 ,  4M104HH20 ,  5F033HH04 ,  5F033HH28 ,  5F033JJ01 ,  5F033JJ04 ,  5F033JJ28 ,  5F033KK01 ,  5F033LL04 ,  5F033QQ16 ,  5F033QQ18 ,  5F033QQ22 ,  5F033QQ58 ,  5F033QQ59 ,  5F033QQ65 ,  5F033QQ73 ,  5F033QQ80 ,  5F033VV06 ,  5F033XX00 ,  5F033XX03 ,  5F033XX09 ,  5F083BS07 ,  5F083BS17 ,  5F083BS37 ,  5F083BS47 ,  5F083GA06 ,  5F083GA09 ,  5F083GA27 ,  5F083JA32 ,  5F083JA35 ,  5F083JA53 ,  5F083MA03 ,  5F083MA19 ,  5F083PR03