特許
J-GLOBAL ID：200903030492670830
半導体記憶装置
発明者：
,
出願人/特許権者：
代理人 (1件)：
佐々木 聖孝
公報種別：公開公報
出願番号（国際出願番号）：特願平5-136787
公開番号（公開出願番号）：特開平6-326264
出願日： 1993年05月14日
公開日（公表日）： 1994年11月25日
要約：
【要約】【構成】 トランジスタTrとキャパシタCapとの組からなるメモリセルCELとビット線への接続とを含むメモリセルブロックの複数個が、ほぼ長方形の共通の活性領域60内に形成されていると共に、キャパシタCapがスタック構造として半導体基体1上に設けられ、かつ、前記共通の活性領域において隣接するメモリセルブロック間に存在する前記半導体基体の表面がほぼ平坦となっている半導体記憶装置、特にDRAM。【効果】 活性領域を設計通りに形成できると共に、キャパシタを形成する部分のアライメントを含むその形成プロセスが容易であり、キャパシタ容量及び集積度の向上に好適な半導体記憶装置を提供することができる。
請求項（抜粋）：
ほぼ長方形状若しくは長手状の活性領域と、この活性領域を囲むフィールド酸化膜とが半導体基体の一主面に繰り返しパターンをもって配置され、前記活性領域に、トランジスタとスタック型キャパシタの組で構成されるメモリセルと、前記メモリセル及びビット線の接続とを含むメモリセルブロックが前記活性領域の長手方向に沿って複数個形成される半導体記憶装置。
IPC (2件)：
引用特許：
前のページに戻る
