特許
J-GLOBAL ID:200903030551252460

情報処理装置の試験システム

発明者:
出願人/特許権者:
代理人 (1件): 京谷 四郎
公報種別:公開公報
出願番号(国際出願番号):特願平6-042323
公開番号(公開出願番号):特開平7-253898
出願日: 1994年03月14日
公開日(公表日): 1995年10月03日
要約:
【要約】【目的】 試験効率と試験精度の向上を図ることができる情報処理装置の試験システムを提供すること。【構成】 テスト項目算出手段2は指定手段1により指定された時間内で実行できるテスト項目を算出する。制御手段3は算出されたテスト項目数で試験プログラムを終了させる。また、試験プログラムが複数ある場合、試験時間算出手段4は、指定された時間内で実行できる各試験プログラムの割り当て時間を算出し、テスト項目算出手段2により割り当て時間に基づきテスト項目数を算出し、算出されたテスト項目数で試験プログラムを終了させる。実行制御手段5は上記のようにテスト項目が算出された複数の試験プログラムの実行を制御する。また、ローディング制御手段6により、テスト項目算出手段2により算出されたテスト項目のみを(結合して)メモリ域にローディングすることができる。
請求項(抜粋):
情報処理装置の機能を試験プログラムにより試験する情報処理装置の試験システムにおいて、試験に要する許容時間を指定する指定手段(1) と、指定手段(1) により指定された時間内で実行できる許容テスト項目を算出する試験項目算出手段(2) と、試験項目算出手段(2) により算出されたテスト項目数で試験プログラムを終了させる制御手段(3) とを備えたことを特徴とする情報処理装置の試験システム。
引用特許:
審査官引用 (2件)

前のページに戻る