特許
J-GLOBAL ID：200903030586355599
完全空乏、完全反転、垂直チャネル、短長及びデュアル・ゲート型CMOS電界効果トランジスタ
発明者：
,
,
,
出願人/特許権者：
代理人 (1件)：
社本 一夫 (外5名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-307442
公開番号（公開出願番号）：特開2001-189453
出願日： 2000年10月06日
公開日（公表日）： 2001年07月10日
要約：
【要約】【課題】 FETの完全空乏及び完全反転導電特性を、特別の技術を用いることなく、達成すること。【解決手段】 長さの短い垂直方向のチャネル、デュアル・ゲート、CMOS型FETが、ショート・チャネル効果に対する改善された免疫性を獲得している。このFET(20)は、複数の垂直方向に伸長するチャネル・セグメント(40)と、これらのチャネル・セグメントの間に配置された複数の垂直方向に向けられたゲート・セグメントを有するゲート構造とを有している。FETを製造する方法は、複数のチャネル・セグメントを形成するステップと、チャネルの間の空間におけるサブトラクティブ法による酸化によってセグメントの幅を減少させるステップとを含む。
請求項（抜粋）：
デュアル・ゲート電界効果トランジスタ(FET)であって、ソース領域と、ドレイン領域と、前記ソース領域と前記ドレイン領域との間に縦方向に伸長する複数のチャネル・セグメントを含むチャネル構造であって、前記チャネル・セグメントは空間によって相互に横方向に分離されている、チャネル構造と、前記チャネル・セグメントの間の空間内にあるゲート構造と、を備えていることを特徴とするデュアル・ゲート電界効果トランジスタ。
IPC (3件)：
H01L 29/78
, H01L 21/8238
, H01L 27/092
H01L 29/78 301 H
, H01L 27/08 321 C
, H01L 27/08 321 D
, H01L 29/78 301 G
, H01L 29/78 301 V
