特許

J-GLOBAL ID：200903030604960357

ヘテロ接合バイポーラ・トランジスタをピン・ダイオードと統合する方法

発明者： バーハン ベイラクタログル
出願人/特許権者： テキサス インスツルメンツ インコーポレイテツド
代理人 (1件)： 浅村 皓 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-071663
公開番号（公開出願番号）：特開平5-090287
出願日： 1992年03月27日
公開日（公表日）： 1993年04月09日
要約：

【要約】【目的】 ヘテロ接合バイポーラ・トランジスタとピン・ダイオードを集積化する方法。【構成】 基板(10)に第一導電形HBTサブコレクタ領域(12)及びPINダイオード領域(14)を形成し、i層(16)を成長させる。第二導電形のHBTベース/PINダイオード層(22)をi層(16)上に選択的に成長させ、その上により広いエネルギー・バンドギャップを有するHBTエミッタ層(24,26,28)を成長させる。領域(12)と(14)間に分離領域(30)を注入形成し、エミッタ層(24,26,28)を選択的に除去し、最後に導電性コンタクト(32,36,40,38,42)を形成する。

請求項（抜粋）：

ヘテロ接合バイポーラ・トランジスタ(HBT)をPINダイオードと統合する方法であって、第一の表面を有する半絶縁半導体基板を提供する段階と、前記基板の前記第一の表面に第一の導電形のHBTサブコレクタ領域を注入する段階と、前記基板の前記第一の表面に前記HBTサブコレクタ領域から間隔を置いて前記第一の導電形のPINダイオード領域を注入する段階と、前記第一の表面にi層を成長させる段階と、前記HBTサブコレクタ領域及び前記PINダイオード領域の上の前記i層に第二の導電形のHBTベース/PINダイオード層を選択的に成長させる段階と、前記HBTベース/PINダイオード層に前記第一の導電形のHBTエミッタ層を選択的に成長させる段階であって、前記HBTエミッタ層が前記HBTベース/PINダイオード層よりも広いエネルギー・バンドギャップを有することと、前記PINダイオード領域の上の前記HBTエミッタ層をエッチング除去する段階と、前記HBTサブコレクタ領域および前記PINダイオード領域との間の境界に分離領域を注入する段階であって、前記分離領域が前記基板中に下方に伸びていることと、導電性コンタクトを前記HBTサブコレクタ領域、前記HBTベース層、前記HBTエミッタ層、前記PINダイオード領域、および前記PINダイオード層に対して形成する段階とを含む方法。

IPC (6件)：

H01L 21/331 ,  H01L 29/73 ,  H01L 29/205 ,  H01L 21/338 ,  H01L 29/812 ,  H01L 29/91

FI (3件)：

H01L 29/72 ,  H01L 29/80 H ,  H01L 29/91 H