特許
J-GLOBAL ID：200903030607163024
MOS技術パワーデバイス集積構造及びその製造方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
杉村 暁秀 (外9名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-036514
公開番号（公開出願番号）：特開平8-293606
出願日： 1996年02月23日
公開日（公表日）： 1996年11月05日
要約：
【要約】 (修正有)【課題】 MOS技術パワーデバイスの動特性を静特性を犠牲にすることなく向上させる。【解決手段】 本デバイス集積構造は、第2導電型の半導体層9内に形成された第1導電型細長いドープ半導体ストライプ11を具え、これらの各々は第1導電型の細長いソース領域15を含み、ストライプを取り囲むとともにこれらと融合した第1導電型の環状ドープ半導体領域8と、隣接する細長いストライプ間の半導体層上を延在する絶縁ゲートストライプ16と、この上に延在してこれらのストライプに電気的に接続された複数の導電ゲートフィンガ4と、ストライプ上に延在するとともに細長いソース領域15と接触する複数のソース金属フィンガ7とを具え、これとフィンガ4が互いに噛合している。
請求項（抜粋）：
第2導電型の半導体層(9)内に形成された第1導電型の第1の複数の細長いドープ半導体ストライプ(11)を具え、前記細長いストライプ(11)の各々は第1導電型の細長いソース領域(15)を含み、更に、半導体層(9)内に形成され且つ前記細長いストライプ(11)を取り囲むとともにこれらのストライプと融合した第1導電型の環状ドープ半導体領域(8)と、隣接する細長いストライプ(11)間の半導体層(9)上を延在する絶縁ゲートストライプ(16)と、前記絶縁ゲートストライプ(16)上を延在するとともにこれらのストライプに電気的に接続された複数の導電ゲートフィンガ(4)と、それぞれの細長いストライプ(11)上を延在するとともにそれぞれの細長いストライプ(11)及び細長いソース領域(15)と接触する複数のソース金属フィンガ(7)とを具え、ソース金属フィンガ(7)と導電ゲートフィンガ(4)が互いに噛合していることを特徴とするMOS技術パワーデバイス集積構造。
FI (4件)：
H01L 29/78 652 N
, H01L 29/78 652 B
, H01L 29/78 652 K
, H01L 29/78 655 F
