特許
J-GLOBAL ID：200903030621513631
半導体装置
発明者：
,
出願人/特許権者：
代理人 (1件)：
福森 久夫
公報種別：公開公報
出願番号（国際出願番号）：特願平3-013780
公開番号（公開出願番号）：特開平5-335506
出願日： 1991年01月12日
公開日（公表日）： 1993年12月17日
要約：
【要約】 (修正有)【目的】消費電力が小さく、かつ少数の素子でシナプス結合が実現でき、高集積度、低消費電力のニューロンコンピュータチップを実現することのできる半導体装置を提供する。【構成】ソース及びドレイン領域を隔てる領域に第1の絶縁膜を介して設けられた電位的にフローティング状態にある第1のゲート電極、第1のゲート電極と第2の絶縁膜を介して容量結合する複数の第2のゲート電極、第2のゲート電極の1つにソース電極が接続された第1のMOS型トランジスタ、MOS型トランジスタのゲート電極もしくはドレイン電極が、高レベルもしくは低レベルの2つの電位レベルの信号を伝達する第1の配線に接続されている。
請求項（抜粋）：
基板上に一導電型の第1の半導体領域を有し、この領域内に設けられた反対導電型の第1のソース及び第1のドレイン領域を有し、前記第1のソース、及び第1のドレイン領域を隔てる領域に第1の絶縁膜を介して設けられた電位的にフローティング状態にある第1のゲート電極を有し、前記第1のゲート電極と第2の絶縁膜を介して容量結合する複数の第2のゲート電極を有し、前記第2のゲート電極の1つにソース電極が接続された第1のMOS型トランジスタを有し、前記MOS型トランジスタのゲート電極もしくはドレイン電極の少なくとも一方が、高レベルもしくは低レベルの2つの電位レベルの信号を伝達する第1の配線に接続されていることを特徴とする半導体装置。
IPC (4件)：
H01L 27/10 451
, G06F 15/18
, G06G 7/60
, H01L 27/04
