半導体記憶装置

発明者：
出願人/特許権者： ,
代理人 (1件)：鈴江武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平5-320707
公開番号（公開出願番号）：特開平7-182858
出願日： 1993年12月21日
公開日（公表日）： 1995年07月21日
要約：

【要約】【目的】ほとんどのメモリセルが実力として持っているリフレッシュ時間にほぼ合わせた、従来より長めの周期を正規のリフレッシュ周期として設定する。【構成】リフレッシュコントローラ15はリフレッシュ周期を出す第1タイマ回路21、上記リフレッシュ周期を1回のリフレッシュ動作を実行する全ワード線数で割った値よりも短い周期信号を出す第2タイマ回路22、上記リフレッシュ周期の分周期を出す第3タイマ回路23の各周期信号を受ける。記憶回路25にはリフレッシュ時間が上記リフレッシュ周期に間に合わないセルを含むセルアレイブロックあるいはワード線のアドレスが記憶される。第1タイマ回路21のリフレッシュ周期をトリガにし第2タイマ回路22の周期に同期して動作すると共に第3タイマ回路23の周期信号をトリガにし記憶回路25の情報に基いてリフレッシュ動作させるリフレッシュカウンタ16、これを制御するリフレッシュコントローラ15が備えられている。

請求項（抜粋）：

行、列に配列された複数個のダイナミック型のメモリセルからなるメモリセルアレイと、前記同一行のメモリセルに接続されるそれぞれのワード線と、前記同一列のメモリセルに接続されるそれぞれのビット線と、前記ワード線の一端に接続されるワード線駆動回路と、アドレス信号に応じて前記ワード線駆動回路を選択駆動するバッファ回路と、リフレッシュすべきワード線アドレスを前記バッファ回路に発生させるためのリフレッシュカウンタと、複数の周期信号が発生される周期信号発生手段と、前記周期信号発生手段によりリフレッシュ周期、リフレッシュカウンタの動作周期が設定されこのリフレッシュ周期信号をトリガにしてリフレッシュカウンタを動作させ集中的にメモリセルアレイ内全体のメモリセルをリフレッシュさせ、リフレッシュ時間が前記リフレッシュ周期に間に合わないメモリセルが接続されたワード線のみ前記リフレッシュ周期内で再度リフレッシュカウンタを介してリフレッシュ動作させるリフレッシュ制御回路とを具備したことを特徴とする半導体記憶装置。

引用特許：

審査官引用 (2件)

特開昭63-263694
特開昭61-217988

前のページに戻る