特許

J-GLOBAL ID：200903030638054894

半導体集積回路装置およびその製造方法

発明者： 小林 伸好 ,  荻島 淳史 ,  諏訪内 尚克 ,  西原 晋治
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 小川 勝男
公報種別：公開公報
出願番号（国際出願番号）：特願平8-333364
公開番号（公開出願番号）：特開平10-172927
出願日： 1996年12月13日
公開日（公表日）： 1998年06月26日
要約：

【要約】【課題】 高濃度のホウ素を含むBPSG膜を用いて平坦な層間絶縁膜を形成し、かつ配線のコンタクトもしくは接続孔の一部にプラグを形成するデバイスにおいて、BPSG膜と他の絶縁膜との界面に発生したクラックを通じて水分等の異物がチップ内部に達するのを防止する。【解決手段】 半導体チップ1の主面の外周部に沿って形成されたガ-ドリングGRのさらに外側に、その底部が少なくとも層間絶縁膜23とその下層のBPSG膜20との界面より深い位置まで達し、かつその幅がプラグ径の20倍以上であるスリットSを形成し、高濃度のホウ素を含むBPSG膜20と層間絶縁膜23との界面に発生したクラックがこの界面に沿ってチップ内部へと進行するのをスリットSにより阻止する。

請求項（抜粋）：

半導体チップ上に堆積した層間絶縁膜の一部を高濃度のホウ素を含有する酸化シリコン膜で構成し、かつ配線とシリコン基板とのコンタクトあるいは配線と配線との接続孔の一部に半導体材料あるいは金属材料によるプラグを有する半導体装置であって、前記ホウ素を含有する酸化シリコン膜とその上層に堆積された層間絶縁膜との界面よりも深く、かつその最小の幅が上記プラグ直径の2倍以上の幅を有するスリットを前記半導体チップの周辺部に沿って設けたことを特徴とする半導体集積回路装置。

IPC (4件)：

H01L 21/301 ,  H01L 21/768 ,  H01L 27/108 ,  H01L 21/8242

FI (4件)：

H01L 21/78 Q ,  H01L 21/90 Z ,  H01L 27/10 621 A ,  H01L 27/10 681 F