特許

J-GLOBAL ID：200903030657971091

フーリエ変換演算装置および方法

発明者： 伊藤 鎮 ,  池田 康成
出願人/特許権者： ソニー株式会社
代理人 (1件)： 稲本 義雄
公報種別：公開公報
出願番号（国際出願番号）：特願平7-126228
公開番号（公開出願番号）：特開平8-320858
出願日： 1995年05月25日
公開日（公表日）： 1996年12月03日
要約：

【要約】【目的】 バタフライ演算器の構成を簡略化し、小型化、低コスト化を図る。【構成】 入力されたデータを、シンボル単位で前半のデータと後半のデータに振り分けスイッチ21-1で分割する。前半のデータを遅延回路22A-1に供給し、N/2だけ遅延させる。遅延回路22A-1で遅延されたデータを、再び遅延回路22A-1に供給する。また、後半のデータを遅延回路22B-1に供給し、N/2だけ遅延させる。遅延されたデータは、再び遅延回路22B-1に供給し、遅延させる。このようにして、バタフライ演算器24-1の入力端子に前半のデータと後半のデータが2回入力されるようにする。バタフライ演算器24-1は、第1回目の入力においてバタフライ演算のうちの1つの演算(加算)を行い、第2回目の入力時において、バタフライ演算の第2回目の演算(減算)を行う。すなわち、バタフライ演算器24-1は、時分割でバタフライ演算を行う。

請求項（抜粋）：

入力されたデータを、時間的に先に入力された第1のデータと、時間的に後に入力された第2のデータとに分割する分割手段と、前記分割手段により分割された前記第1のデータと第2のデータを、タイミングを合わせて複数回出力するタイミング調整手段と、前記タイミング調整手段によりタイミングが調整された前記第1のデータと第2のデータを、時分割でバタフライ演算する第1の演算手段と、前記第1の演算手段に入力されるデータまたは前記第1の演算手段から出力されたデータの所定のものに対して回転子用演算を行う第2の演算手段とを備えることを特徴とするフーリエ変換演算装置。