半導体記憶装置

発明者：
出願人/特許権者：
代理人 (1件)：青木朗 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願平3-288754
公開番号（公開出願番号）：特開平5-128857
出願日： 1991年11月05日
公開日（公表日）： 1993年05月25日
要約：

【要約】【目的】本発明は、半導体記憶装置に係り、特に、DRAMにおいてデータ書き込み時の性能を向上させる技術に関し、データ書き込み時の消費電力を低減すると共に、そのデータ書き込みを高速に行うことを目的とする。【構成】データ線DBi,DBXiと、セルからの読み出しデータを伝達するビット線BLi,BLXiと、該ビット線に接続され、制御信号WCに応答して作動するセンス増幅回路S/Aiと、前記セルの選択時に前記ビット線を前記データ線に接続するゲート51,52 と、電源ラインVcc,Vss に接続され、外部からの入力データDiを増幅して前記データ線に出力する書き込み増幅回路W/Aiとを具備し、前記セルへのデータ書き込み時に、前記書き込み増幅回路は前記データ線のレベルを前記電源ラインの電圧よりも小さな電圧レベルに縮小し、且つ、前記センス増幅回路は前記制御信号の所定の論理レベル設定によりその動作を停止するように構成する。

請求項（抜粋）：

読み出しデータまたは書き込みデータを伝達する相補データ線(DBi,DBXi)と、メモリセルから読み出されたデータを伝達する相補ビット線(BLi,BLXi)と、該相補ビット線に接続され、制御信号(WC)に応答して作動するセンス増幅回路(S/Ai)と、前記メモリセルが選択された時に前記相補ビット線を前記相補データ線に接続するトランスファゲート(51,52) と、電源ライン(Vcc,Vss) に接続され、外部からの入力データ(Di)を増幅して前記相補データ線に出力する書き込み増幅回路(W/Ai)とを具備し、前記メモリセルへのデータ書き込み時に、前記書き込み増幅回路は前記相補データ線のレベルを前記電源ラインの電圧よりも小さな電圧レベル(Vcc-Vth,Vss+Vth)に縮小し、且つ、前記センス増幅回路は前記制御信号の所定の論理レベル設定によりその動作を停止することを特徴とする半導体記憶装置。

IPC (2件)：

G11C 11/409 , H01L 27/108

FI (2件)：

G11C 11/34 353 E , H01L 27/10 321

引用特許：

審査官引用 (4件)

特開平1-277390
特開昭58-128087
特開平2-240898

全件表示

前のページに戻る