特許
J-GLOBAL ID：200903030663779232
半導体記憶装置
発明者：
,
出願人/特許権者：
代理人 (1件)：
鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平5-348441
公開番号（公開出願番号）：特開平7-192459
出願日： 1993年12月27日
公開日（公表日）： 1995年07月28日
要約：
【要約】【目的】 複数のメモリセルを直列接続してNAND型のメモリセルユニットを構成する方式で、データの読み出し及び書き込みに要する時間を短縮することができ、データアクセスの高速化をはかったDRAMを提供すること。【構成】 複数のダイナミック型メモリセルを直列接続してなるメモリセルユニットがマトリックス配置されたメモリセルアレイと、メモリセルユニットの所定個数に対して1組の割合で設けられ、対応するメモリセルユニットの各メモリセルから読出されたデータを一時記憶し、メモリセルユニットの各メモリセルに書込むべきデータを一時記憶するレジスタセルとを備えたDRAMにおいて、ロウアドレス比較回路2及びデコーダ選択回路3などを設け、1つ前のロウアドレスと最新のロウアドレスとを比較し、これらが同一のメモリセルユニットを現わしている場合、メモリセルではなく直接レジスタセルのデータを読出すことを特徴とする。
請求項（抜粋）：
複数個のダイナミック型メモリセルを直列接続して構成されたメモリセルユニットが複数個配置されたメモリセルアレイと、前記メモリセルユニットの所定個数に対して1組の割合で設けられ、対応するメモリセルユニットの各メモリセルから読み出されたデータを一時的に記憶し、かつメモリセルユニットの各メモリセルに書き込むべきデータを一時的に記憶するレジスタセルと、1つ前のロウアドレスと最新のロウアドレスとを比較し、これらのロウアドレスが同一のメモリセルユニットを現わしているか否かを判定する手段と、該手段により各ロウアドレスが同一のメモリセルを現わしていると判定された場合、読み出しにおいてはメモリセルではなく直接レジスタセルのデータを読み出し、書き込みにおいてはメモリセルのデータを一旦レジスタセルに読み出すことなく書き込むべきデータをレジスタセルに書き込む手段とを有することを特徴とする半導体記憶装置。
IPC (2件)：
G11C 11/401
, G11C 7/00 312
