特許
J-GLOBAL ID：200903030670587349

半導体装置

発明者：
小井土 直樹

小井土 直樹 について

, 
竹内 祐司

竹内 祐司 について

, 
有留 誠一

有留 誠一 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (1件)： 伊丹 勝
公報種別：公開公報
出願番号（国際出願番号）：特願平10-276127
公開番号（公開出願番号）：特開2000-114258
出願日： 1998年09月29日
公開日（公表日）： 2000年04月21日
要約：
【要約】【課題】 新しい設計規則を用いて平坦化のバラツキを低減し、製品歩留まり向上を図った半導体装置を提供する。【解決手段】 半導体基板11に、分布に疎密がある状態で回路動作に必要な凸部12が配列形成され、少なくとも凸部12の周囲に埋め込まれて凸部12の配列面全体を平坦化する平坦化膜が形成された半導体装置において、前記凸部12の分布が疎である領域に、回路動作に無用な一定形状の第1のダミー凸部13が周期的に配列されると共に、第1のダミー凸部13の配列では埋められない領域に回路動作に無用な任意形状の第2のダミー凸部14が配置される。
請求項（抜粋）：
半導体基板に、分布に疎密がある状態で回路動作に必要な凸部が配列形成され、少なくとも凸部の周囲に埋め込まれて凸部の配列面全体を実質的に平坦化する平坦化膜が形成された半導体装置において、前記凸部の分布が疎である領域に、回路動作に無用な略一定形状の第1のダミー凸部が周期的に配列されると共に、第1のダミー凸部の配列では埋められない領域に回路動作に無用な任意形状の第2のダミー凸部が配置されていることを特徴とする半導体装置。
FI (2件)：
H01L 21/88 S ,  H01L 21/88 K
Fターム (4件)：
5F033AA61 ,  5F033AA62 ,  5F033AA66 ,  5F033CA01
引用特許：
審査官引用 (3件)

前のページに戻る

TOP

BOTTOM