特許
J-GLOBAL ID:200903030672046779

半導体装置及び電子機器

発明者:
出願人/特許権者:
代理人 (1件): 鈴木 喜三郎 (外2名)
公報種別:公開公報
出願番号(国際出願番号):特願平9-358619
公開番号(公開出願番号):特開平11-191595
出願日: 1997年12月25日
公開日(公表日): 1999年07月13日
要約:
【要約】【課題】従来の電源逆接続時の破壊を防止した半導体装置は、正常電源接続時に破壊防止に挿入したスイッチ素子での電圧降下により、エネルギーのロス、出力電圧値低下、大電流出力が不可能、といった課題がある。【解決手段】電源端子の電圧が正常な場合には導通し、異常な場合には非導通となるスイッチング素子と、ソースが電源端子の一方及びスイッチング素子の一端に接続され、サブがスイッチング素子の他端に接続され、ドレインが電源端子の他方に接続されたMISFETを含む内部回路素子を同一半導体基板上に有する。【効果】電源電圧が正常な場合には、電圧降下がなく内部回路素子が動作可能となり、チップサイズを増大させることなく大電流を供給でき、スイッチング素子に流す電流も極力少なくできる。電源電圧が異常な場合には、スイッチング素子が非導通となり、寄生ダイオードも逆方向となり内部回路素子の破壊を防止する。
請求項(抜粋):
第1及び第2の電源端子に与えられる電源電圧に基づいて動作する半導体装置であって、前記第1及び第2の電源端子に与えられる電源電圧の大小関係が正常な場合には導通し、異常な場合には非導通となる少なくとも1つのスイッチング素子と、ソースが前記第1または第2の電源端子の一方及び前記スイッチング素子の一端に電気的に接続され、サブが前記スイッチング素子の他端に電気的接続され、ドレインが前記電源端子の他方に電気的に接続されたMISFETを少なくとも1つ含む内部回路素子を同一半導体基板上に有することを特徴とする半導体装置。
IPC (4件):
H01L 21/8238 ,  H01L 27/092 ,  H01L 29/78 ,  H03K 19/003
FI (3件):
H01L 27/08 321 H ,  H03K 19/003 E ,  H01L 29/78 301 K

前のページに戻る