特許
J-GLOBAL ID：200903030680428915
データエラー検出訂正制御回路
発明者：
出願人/特許権者：
代理人 (1件)：
▲柳▼川 信
公報種別：公開公報
出願番号（国際出願番号）：特願平4-354486
公開番号（公開出願番号）：特開平6-187248
出願日： 1992年12月16日
公開日（公表日）： 1994年07月08日
要約：
【要約】【目的】 高速性重視のシステムと信頼性重視のシステムとの両システム要求に対処できるようなデータエラー検出訂正制御回路を提供する。【構成】 1ビットエラー訂正,検出用回路3と、隣接多ビットエラー訂正,検出用回路4とを同一IC内に予め組込んでおく。外部指令23に応じていずれかを選択し、高速性と高信頼性との各要求に対処できるようにする。
請求項（抜粋）：
1ビットエラー訂正及び2ビットエラー検出用のチェックビットを生成して入力データに付加して出力し、また入力データに付加された前記チェックビットから当該入力データのエラー検出訂正をなす第1のエラー検出訂正手段と、バースト状の隣接bビット(bは2以上の整数)エラー訂正及び隣接bビットエラー検出用のバーストエラーチェックビットを生成して入力データに付加して出力し、また入力データに付加された前記バーストエラーチェックビットから当該入力データのバーストエラー検出訂正をなす第2のエラー検出訂正手段と、外部指令に応じて前記第1及び第2のエラー検出訂正手段の出力を択一的に導出する選択手段とを含むことを特徴とするデータエラー検出訂正制御回路。
IPC (5件)：
G06F 12/16 320
, G06F 12/16
, G06F 11/10 330
, G06F 11/10
, G11C 29/00 302
