半導体記憶装置

発明者： , ,
出願人/特許権者：
代理人 (1件)：青山葆 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-291681
公開番号（公開出願番号）：特開2003-100073
出願日： 2001年09月25日
公開日（公表日）： 2003年04月04日
要約：

【要約】【課題】 8つのメモリブロックを備えた半導体記憶装置を提供する。【解決手段】半導体記憶装置は、半導体基板上の3行3列に分割された9つの領域のうち、中央の領域19を除き、周囲の領域11〜18に配置された8つのメモリブロック20a〜20hと、第1行目のメモリブロック群と、第2行目のメモリブロック群との間に複数のデータ線が直線的に延在して構成される第1データバス22aと、前記第2行目のメモリブロック群と、第3行目のメモリブロック群との間に複数のデータ線が直線的に延在して構成される第2データバス22bとを備え、前記8つのメモリブロックは、前記第1データバスに隣接して配置され、前記第1データバスと接続される4つのメモリブロック20a〜0c、20eと、前記第2データバスに隣接して配置され、前記第2データバスと接続される4つのメモリブロック20c、20f〜20hとからなる。

請求項（抜粋）：

半導体基板上の3行3列に分割された9つの領域のうち、中央の領域を除き、周囲の領域に配置された8つのメモリブロックと、第1行目のメモリブロック群と、第2行目のメモリブロック群との間に複数のデータ線が直線的に延在して構成される第1データバスと、前記第2行目のメモリブロック群と、第3行目のメモリブロック群との間に複数のデータ線が直線的に延在して構成される第2データバスとを備え前記8つのメモリブロックは、前記第1データバスに隣接して配置され、前記第1データバスと接続される4つのメモリブロックと、前記第2データバスに隣接して配置され、前記第2データバスと接続される4つのメモリブロックとからなることを特徴とする半導体記憶装置。

IPC (4件)：

G11C 11/401 , G11C 11/407 , G11C 11/408 , G11C 11/409

FI (7件)：

G11C 11/34 362 H , G11C 11/34 362 S , G11C 11/34 354 R , G11C 11/34 354 H , G11C 11/34 371 K , G11C 11/34 354 B , G11C 11/34 354 D

Fターム (22件)：

5M024AA42 , 5M024AA49 , 5M024AA62 , 5M024BB02 , 5M024BB08 , 5M024BB17 , 5M024BB33 , 5M024BB34 , 5M024CC92 , 5M024CC93 , 5M024CC94 , 5M024CC96 , 5M024DD14 , 5M024DD17 , 5M024DD63 , 5M024DD83 , 5M024JJ03 , 5M024JJ38 , 5M024LL06 , 5M024LL15 , 5M024PP01 , 5M024PP03

前のページに戻る