特許

J-GLOBAL ID：200903030733558344

乗算回路およびOTA

発明者： 木村 克治
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 加藤 朝道
公報種別：公開公報
出願番号（国際出願番号）：特願平10-352285
公開番号（公開出願番号）：特開2000-172775
出願日： 1998年12月11日
公開日（公表日）： 2000年06月23日
要約：

【要約】【課題】トランジスタのキャリアの移動度の減少のよる影響をなくし、半導体集積回路上に形成して好適とされるMOS乗算回路、及び、MOS OTAの提供。【解決手段】ゲート・ソース間に一定電圧が印加された第1から第4のトランジスタがソースを共通接続されて定電流源で駆動されて線形領域で動作する第1から第4のトランジスタを含み、第1の入力電圧をV1、第2の入力電圧をV2とし、V3を任意の電圧とし、a、b、cを任意の定数とすると、前記第1から第4のトランジスタのドレインにはそれぞれ、aV1+bV2+V3、(a-c)V1+bV2+V3、aV1+(b-1/c)V2+V3、(a-c)V1+(b-1/c)V2+V3の電圧が印加され、第1から第4のトランジスタは線形領域で動作し、第1と第4のトランジスタのドレイン電流の和電流と第2と第3のトランジスタのドレイン電流の和電流との差電流を出力電流とし、第1の入力電圧と第2の入力電圧との積に比例する電流を出力する。

請求項（抜粋）：

ゲート・ソース間に一定電圧が共通に印加され、ソースが共通接続されて定電流源で駆動される第1乃至第4のトランジスタを備え、第1の入力電圧をV1、第2の入力電圧をV2とし、V3を任意の電圧とし、a、b、cをそれぞれ任意の定数として、前記第1乃至第4のトランジスタのドレインにはそれぞれ、aV1+bV2+V3、(a-c)V1+bV2+V3、aV1+(b-1/c)V2+V3、(a-c)V1+(b-1/c)V2+V3なる電圧が印加され、前記第1乃至第4のトランジスタはすべて線形領域で動作し、前記第1及び第4のトランジスタのドレイン電流の和電流と、前記第2及び第3のトランジスタのドレイン電流の和電流との差電流を出力電流とし、前記第1の入力電圧V1と前記第2の入力電圧V2との積に比例する電流を出力する、ことを特徴とするMOS乗算器コア回路。

IPC (3件)：

G06G 7/163 ,  H03F 3/16 ,  H03F 3/45

FI (3件)：

G06G 7/163 S ,  H03F 3/16 B ,  H03F 3/45 Z

Fターム (39件)：

5J066AA01 ,  5J066AA47 ,  5J066CA15 ,  5J066CA91 ,  5J066FA05 ,  5J066HA02 ,  5J066HA10 ,  5J066HA18 ,  5J066HA19 ,  5J066HA25 ,  5J066KA02 ,  5J066KA05 ,  5J066KA09 ,  5J066KA18 ,  5J066MA05 ,  5J066MA17 ,  5J066MA21 ,  5J066ND01 ,  5J066ND14 ,  5J066ND22 ,  5J066ND23 ,  5J066PD01 ,  5J092AA01 ,  5J092AA47 ,  5J092CA15 ,  5J092CA91 ,  5J092FA05 ,  5J092HA02 ,  5J092HA10 ,  5J092HA18 ,  5J092HA19 ,  5J092HA25 ,  5J092KA02 ,  5J092KA05 ,  5J092KA09 ,  5J092KA18 ,  5J092MA05 ,  5J092MA17 ,  5J092MA21

引用特許：

審査官引用 (1件)

• マルチプライヤ
  公報種別：公開公報   出願番号：特願平6-201485   出願人：日本電気株式会社