特許

J-GLOBAL ID：200903030733567297

パワー半導体素子のゲート駆動回路

発明者： 宮崎 英樹 ,  鈴木 勝徳 ,  小柳 阿佐子 ,  立川 真
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 小川 勝男
公報種別：公開公報
出願番号（国際出願番号）：特願平10-269299
公開番号（公開出願番号）：特開2000-101408
出願日： 1998年09月24日
公開日（公表日）： 2000年04月07日
要約：

【要約】【課題】パワー半導体素子の迅速な保護処理、或いは適切なゲート電圧抑制を達成させる。【解決手段】パワー半導体素子のゲート電流入出力端子と、第一ゲート駆動回路の間に、パワー半導体素子のゲート電圧を電源とする第二のゲート駆動回路を供え、パワー半導体素子のゲート電圧検出値と基準電圧の差電圧、或いは、第一ゲート回路の出力電圧に応じて変化する電圧との差電圧を増幅させる増幅手段と、増幅手段の出力に応じて、ゲート電流入出力端子に並列に設けた抵抗手段の抵抗値を変化させる可変抵抗素子を備える。【効果】短絡電流を減少させ、或いはスイッチング時にdV/dtを所望する値まで抑制することができる。

請求項（抜粋）：

パワー半導体素子のゲート電流入出力端子と、第一ゲート駆動回路の間に設けられ、前記パワー半導体素子のゲート電圧を電源とする第二のゲート駆動回路であって、前記パワー半導体素子のゲート電圧検出値と基準電圧の差電圧を増幅させる増幅手段と、該増幅手段の出力に応じて、前記ゲート電流入出力端子に並列に設けた抵抗手段の抵抗値を変化させる可変抵抗素子を備えたことを特徴とするパワー半導体素子のゲート駆動回路。

IPC (3件)：

H03K 17/08 ,  H03K 17/12 ,  H03K 17/16

FI (3件)：

H03K 17/08 Z ,  H03K 17/12 ,  H03K 17/16 F