特許
J-GLOBAL ID：200903030745939726
セル処理回路
発明者：
出願人/特許権者：
代理人 (1件)：
京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-345462
公開番号（公開出願番号）：特開平10-190672
出願日： 1996年12月25日
公開日（公表日）： 1998年07月21日
要約：
【要約】【課題】信頼性のあるセルを出力し、伝送帯域の圧迫を招かないようにする。【解決手段】データカウント回路1は、書き込み側同期信号11に応答して書き込み側クロック12を固定長セルのデータ数分カウントしてデータカウント信号14を出力する。AND回路2は、データカウント信号14と書き込み側同期信号11とが同期したときに同期検出信号15を出力する。書き込み制御回路3は、同期検出信号15と書き込み側同期信号11とに応答して書き込みアドレス信号18を出力する。記憶回路4は、入力セルを受け書き込みアドレス信号18のアドレスに格納する。このため、入力がショートセルのときは、記憶回路4内のこのセルの上に次の入力セルが上書きされ、入力セルがロングセルのときは、入力したセル内の固定長数の入力データ19のみが記憶回路4に格納されこのセル上に、次の入力セルが上書きされる。
請求項（抜粋）：
予め定めたデータ数を有するセルを通過させ、予め定めたデータ数を有するセル以外のセルを廃棄するようにしたことを特徴とするセル処理回路。
IPC (2件)：
FI (2件)：
引用特許：
審査官引用 (3件)
-
パケット転送装置
公報種別：公開公報
出願番号：特願平6-043573
出願人：富士通株式会社
-
フレーム長監視回路
公報種別：公開公報
出願番号：特願平4-299897
出願人：富士通株式会社
-
特開平2-014342
前のページに戻る
