特許

J-GLOBAL ID：200903030764212870

オペアンプ位相補償回路およびそれを用いたオペアンプ

発明者： 吉澤 浩和
出願人/特許権者： セイコーインスツルメンツ株式会社
代理人 (1件)： 林 敬之助
公報種別：公開公報
出願番号（国際出願番号）：特願平9-074171
公開番号（公開出願番号）：特開平10-270956
出願日： 1997年03月26日
公開日（公表日）： 1998年10月09日
要約：

【要約】【課題】 従来のオペアンプ位相補償回路では、補償容量によって生じるゼロを右半面から左半面に移動することによって、オペアンプの安定性を向上することができるものの、容量は電圧依存性の小さいものでなければ出力に歪みを生じてしまうため、ポリ2層容量に代表されるような電圧依存性の小さい容量を必要としていた。そのため、基本的なデジタルCMOSプロセスにマスクと工程を追加したアナログプロセスを必要とするという欠点を有していた。【解決手段】 2つのp型MOSトランジスタトランジスタ4、6を用いて構成されたバッファアンプと、n+拡散領域をn-ウエルの内部に設けたMOS容量10を、オペアンプの出力段の出力端子と出力段の入力端子の間に接続する構成とした。

請求項（抜粋）：

入力段と出力段を有するオペアンプの出力段の出力信号を受けるバッファアンプと、一端が該バッファアンプの出力に接続され、他端が前記出力段の入力に接続される容量とを具備し、該容量は、nウエル中のn型拡散層を底面電極、ゲート電極を上面電極とするMOS容量であって、前記底面電極に対して正のバイアス電圧を前記上面電圧に加える構成としたことを特徴とするオペアンプの位相補償回路。

IPC (5件)：

H03F 3/45 ,  H01L 27/04 ,  H01L 21/822 ,  H01L 21/8238 ,  H01L 27/092

FI (3件)：

H03F 3/45 Z ,  H01L 27/04 F ,  H01L 27/08 321 M