特許

J-GLOBAL ID：200903030788782510

半導体装置およびその製造方法

発明者： 小田 達治
出願人/特許権者： ソニー株式会社
代理人 (1件)： 山口 邦夫 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-064992
公開番号（公開出願番号）：特開平5-267356
出願日： 1992年03月23日
公開日（公表日）： 1993年10月15日
要約：

【要約】【目的】第1電極膜と第2電極膜がオーバーラップしない平坦な電極膜を有する半導体装置および製造方法を提供する。【構成】半導体基板1の上方に第1電極膜8を形成する工程と、上記第1電極膜8を熱酸化し、この第1電極膜8の側部には第1酸化膜5a、上部には第2酸化膜5bを形成する工程と、半導体基板1の上方全面に第2電極材料膜4を形成する工程と、上記第2酸化膜5bと第2電極材料膜4の研磨レートの差を利用して、上記第2酸化膜5b上の第2電極材料膜4のみを研磨する工程と、上記第2電極材料膜4をパターニングして第2電極膜9を形成する工程を含む。

請求項（抜粋）：

半導体基板上方に第1電極膜が形成され、前記第1電極膜の側部には第1酸化膜が形成され、前記第1電極膜の上部には前記第1酸化膜と同じ膜厚にて第2酸化膜が形成され、前記第1酸化膜の側部には第2電極膜が形成されてなることを特徴とする半導体装置。

IPC (5件)：

H01L 21/339 ,  H01L 29/796 ,  H01L 21/302 ,  H01L 21/3205 ,  H01L 29/50

FI (2件)：

H01L 29/76 301 A ,  H01L 21/88 K