特許
J-GLOBAL ID：200903030811994946
トレンチ型キャパシタの製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
佐藤 隆久
公報種別：公開公報
出願番号（国際出願番号）：特願平4-308295
公開番号（公開出願番号）：特開平6-140573
出願日： 1992年10月22日
公開日（公表日）： 1994年05月20日
要約：
【要約】【目的】 トレンチの深さを増大させることなく、キャパシタ容量を増大させ、高集積化を実現することが可能なトレンチ型キャパシタの製造方法を提供すること。【構成】 トレンチ型キャパシタを形成すべき半導体基板20の表面に、酸化シリコン膜22を成膜し、この酸化シリコン膜に対して、キャパシタ領域口24を開口する。次に、このキャパシタ領域口24が形成された酸化シリコン膜の表面に、ポリシリコン膜26および酸化シリコン膜を成膜する。そして、キャパシタ領域口24に入り込んだ酸化シリコン膜を残して、酸化シリコン膜を除去し、キャパシタ領域口24に入り込んだ酸化シリコン膜28aおよび最初に成膜した酸化シリコン膜22をマスクとして、半導体基板20の表面に、筒状のトレンチ30を形成し、この筒状のトレンチ30の側壁および底壁にキャパシタ用絶縁膜32を形成する。
請求項（抜粋）：
トレンチ型キャパシタを形成すべき半導体基板の表面に、第1の膜を成膜する工程と、この第1の膜に対して、キャパシタ領域口を開口する工程と、このキャパシタ領域口が形成してある第1の膜の表面に、第1の膜に対して大きな選択比でエッチングが可能な第2の膜を、キャパシタ領域口の開口幅の1/2以下の膜厚で成膜する工程と、この第2の膜の表面に、第2の膜に対して大きな選択比でエッチングが可能な第3の膜を成膜する工程と、キャパシタ領域口に入り込んだ第3の膜を残して、第2の膜の表面に成膜された第3の膜を除去する工程と、キャパシタ領域口に入り込んだ第3の膜および第1の膜をマスクとして、半導体基板の表面に、筒状のトレンチを形成する工程と、この筒状のトレンチの側壁および底壁にキャパシタ用絶縁膜を形成する工程とを有するトレンチ型キャパシタの製造方法。
IPC (2件)：
前のページに戻る
