特許
J-GLOBAL ID:200903030872006011

半導体装置の製造方法

発明者:
出願人/特許権者:
代理人 (1件): 吉田 研二 (外2名)
公報種別:公開公報
出願番号(国際出願番号):特願平5-148840
公開番号(公開出願番号):特開平7-014921
出願日: 1993年06月21日
公開日(公表日): 1995年01月17日
要約:
【要約】 (修正有)【構成】 所望のスルーホール径と同程度の膜厚の第1層間絶縁膜12を形成後スルーホールを形成する。スルーホール形成後、最終的に形成される層間絶縁膜の膜厚に対応する厚さに第2導電層16を積層し、スルーホール領域を残してエッチングし、この後第2層間絶縁膜18を積層、エッチングして第2導電層の上面を露出させ、第3導電層20を形成する。【効果】 直径を大きくすることなく、厚い層間絶縁膜に信頼性の高いスルーホールを形成することが可能であるため、良好なコンタクトを維持しながら、層間絶縁膜の膜厚の増大に対応することができ、回路設計上の自由度が格段に向上する。
請求項(抜粋):
第1導電層上に第1層間絶縁膜を形成する工程と、前記第1層間絶縁膜を選択的にエッチングしてスルーホールを形成する工程と、前記スルーホール部分を含む前記第1層間絶縁膜上に第2導電層を形成する工程と、前記第2導電層の少なくとも前記スルーホール部分を残して前記第2導電層をエッチングする工程と、前記第2導電層のエッチングの後、第2層間絶縁膜を形成する工程と、前記第2層間絶縁膜をエッチングして前記第2導電層の上面を露出させる工程と、前記第2導電層及び前記第2層間絶縁膜上に第3導電層を形成する工程とを有することを特徴とする半導体装置の製造方法。
IPC (3件):
H01L 21/768 ,  H01L 21/28 301 ,  H01L 21/3205
FI (2件):
H01L 21/90 B ,  H01L 21/90 A

前のページに戻る