特許

J-GLOBAL ID：200903030904897959

半導体素子のガードリング並びにその形成方法

発明者： ヨン・ズン・ヤン・
出願人/特許権者： エルジイ・セミコン・カンパニイ・リミテッド
代理人 (1件)： 山川 政樹
公報種別：公開公報
出願番号（国際出願番号）：特願平9-302561
公開番号（公開出願番号）：特開平10-199883
出願日： 1997年11月05日
公開日（公表日）： 1998年07月31日
要約：

【要約】【課題】 半導体素子の集積度を向上させることができる半導体素子のガードリング構造並びにその形成方法を提供する。【解決手段】 半導体素子のビットラインを保護するガードリング構造は、ビットラインの上に形成させたBPSG層とTEOS層とに、ビットラインの位置する箇所でTEOS層からBPSG層に間で達する金属によるガードリングを形成させる。また、同じことはビットラインの内部分でも同様にBPSG層とTEOS層とにそれらの間を通るようにガードリングを形成する。

請求項（抜粋）：

基板上へ絶縁膜等の構造物を形成する段階と、前記構造物上に平坦化膜と絶縁化膜を形成する段階と、前記平坦化膜及び絶縁化膜にビアホールを形成する段階と、湿気の浸入を阻止するように前記ビアホールに金属を充填する段階と、前記ビアホールに充填した金属の表面部を覆うように金属層を形成させる段階とを有することを特徴とする半導体素子のガードリング形成方法。

IPC (3件)：

H01L 21/3205 ,  H01L 27/108 ,  H01L 21/8242

FI (2件)：

H01L 21/88 S ,  H01L 27/10 681 Z