特許

J-GLOBAL ID：200903030918346858

半導体記憶装置及びその試験方法

発明者： 立松 武夫
出願人/特許権者： 富士通株式会社
代理人 (1件)： 石川 泰男
公報種別：公開公報
出願番号（国際出願番号）：特願平4-060719
公開番号（公開出願番号）：特開平5-267463
出願日： 1992年03月17日
公開日（公表日）： 1993年10月15日
要約：

【要約】【目的】 本発明は半導体記憶装置及びその試験方法に関し、より少ないチップ面積の増大で、リーク電流が無く低消費電力用品にも使用でき、冗長可能な半導体記憶装置及びその試験方法を提供することを目的とする。【構成】 メモリセルアレイ1を複数個のブロックN1 〜Nn 、M11〜Mnm(n、mは任意の正整数)に分割された半導体記憶装置であって、各ブロックN1 〜Nn 、M11〜Mnmと電源または接地3間に設置されるヒューズF1 〜Fp (p=(m+1)×n)と、各ブロックN1 〜Nn 、M11〜Mnm内のセル電極の端子を1つずつ選択する選択手段5とを有して構成する。

請求項（抜粋）：

メモリセルアレイ(1)を複数個のブロック(N1 〜Nn 、M11〜Mmn;n、mは任意の正整数)に分割された半導体記憶装置であって、前記各ブロック(N1 〜Nn 、M11〜Mnm)に対して流れる電流の経路に、ヒューズ(F1 〜Fp ;p=(m+1)×n)を有することを特徴とする半導体記憶装置。

IPC (2件)：

H01L 21/82 ,  H01L 27/10 491

FI (2件)：

H01L 21/82 F ,  H01L 21/82 R