特許

J-GLOBAL ID：200903030939046064

半導体装置及びその製造方法

発明者： 後藤 広志 ,  林 浩美
出願人/特許権者： 富士通株式会社
代理人 (1件)： 岡本 啓三
公報種別：公開公報
出願番号（国際出願番号）：特願平6-047428
公開番号（公開出願番号）：特開平7-263544
出願日： 1994年03月17日
公開日（公表日）： 1995年10月13日
要約：

【要約】 (修正有)【目的】導電領域間を接続する局所配線を備えた半導体装置に関し、下地に悪影響を与えずにローカルインターコネクトを形成する。【構成】基板1の上に存在する第一の導電性パターン13と、 絶縁層4を介して前記第一の導電性パターン13に隣接する第二の導電性パターン10と、前記第一の導電性パターン13と前記第二の導電性パターン10の少なくとも一方に金属層とシリコンの反応によって形成されたシリサイド層23と、前記シリサイド層23の上にあって前記第一の導電性パターン13から前記絶縁層4の上を通して前記第二の導電性パターン10に至る領域に形成され、且つシリサイド化されない金属層21と導電層24との二層構造からなるローカルインターコネクト25とを含む。

請求項（抜粋）：

基板(1)の上に存在する第一の導電性パターン(13)と、絶縁層(4)を介して前記第一の導電性パターン(13)に隣接する第二の導電性パターン(10)と、前記第一の導電性パターン(13)と前記第二の導電性パターン(10)の少なくとも一方に金属層(21)とシリコンの反応によって形成されたシリサイド層(23)と、前記シリサイド層(23)の上にあって前記第一の導電性パターン(13)から前記絶縁層(4)の上を通して前記第二の導電性パターン(10)に至る領域に形成され、且つシリサイド化されない前記金属層(21)と導電層(24)との二層構造からなるローカルインターコネクト(25)とを有することを特徴とする半導体装置。

IPC (6件)：

H01L 21/768 ,  H01L 21/3205 ,  H01L 21/8244 ,  H01L 27/11 ,  H01L 29/78 ,  H01L 21/336

FI (5件)：

H01L 21/90 D ,  H01L 21/88 R ,  H01L 21/90 W ,  H01L 27/10 381 ,  H01L 29/78 301 Z