特許
J-GLOBAL ID：200903030954470018
半導体装置およびその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
深見 久郎 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-079908
公開番号（公開出願番号）：特開平5-109984
出願日： 1992年04月01日
公開日（公表日）： 1993年04月30日
要約：
【要約】【目的】 この発明は半導体装置およびその製造方法に関し、半導体チップ上に形成される溝型キャパシタの構造およびその製造方法に関し、この溝型キャパシタの性能の向上を可能とする半導体装置およびその製造方法を提供する。【構成】 主表面が{100}面、オリエンテーションフラットが{110}面を有するシリコンウェハにおいて、半導体チップの主表面が{100}面、この半導体チップ内に形成される溝の四周内面がすべて{100}面となり、また、この半導体チップの四周側面が{110}面となるように構成されている。これにより、溝の各辺の酸化膜厚さの形成が均一となり、また、ダイシング時におけるチップの割れを防止することが可能となる。
請求項（抜粋）：
主表面が{100}面、四周側面が{110}面を有する半導体基板を備え、この半導体基板の{111}面と前記主表面の交差線は、前記四周側面に平行または垂直に存在し、前記半導体基板の主表面には、四周内面が{100}面に設定された溝が形成され、この溝の少なくとも1つの内面に沿って形成された第1導電層と、この第1導電層の少なくとも1つの内面上に形成された絶縁層と、この絶縁層の上面に形成された第2導電層と、を備えた半導体装置。
IPC (3件)：
H01L 27/04
, H01L 21/78
, H01L 27/108
