特許

J-GLOBAL ID：200903030975007350

メモリLSI

発明者： 本村 真人 ,  安藤 学
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 高橋 詔男 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-033483
公開番号（公開出願番号）：特開2000-235787
出願日： 1999年02月10日
公開日（公表日）： 2000年08月29日
要約：

【要約】【課題】 大容量で、並列照合動作を低電力化し、更に高速に記憶内容を入れ替えることを可能にした、新たなCAMの形態を提供する。【解決手段】 複数ラインバッファ型メモリLSIにおける複数ラインバッファ部に並列照合機能を持たせた並列照合機能付き複数ラインバッファ型メモリLSIを実現する。照合機能付き複数ラインバッファ型メモリLSI1は、主に大容量のメモリ部11と並列照合機能付き複数ラインバッファ部12から構成されて、外部入力端子を介して照合コマンドを受けることによりメモリ部から並列照合機能付き複数ラインバッファ部にプリフェッチされたデータに対して並列照合動作を行う。大量のデータを一括してメモリ部からプリフェッチすることが出来るため、照合の対象となる記憶データの書き換えを高速に実行することが可能となる。

請求項（抜粋）：

メモリアレイと、このメモリアレイとの間でセグメントデータがライン単位で読み書きされる複数のラインバッファと、外部から照合コマンドを受けることにより、前記複数のラインバッファの全部または一部を選択し、ここで選択されたラインバッファに格納されているデータと外部から供給される照合データとを同時に照合する並列照合回路とがワンチップ集積されて成ることを特徴とするメモリLSI。

IPC (4件)：

G11C 11/401 ,  G11C 11/413 ,  G11C 11/41 ,  G11C 15/04 631

FI (4件)：

G11C 11/34 371 Z ,  G11C 15/04 631 F ,  G11C 11/34 J ,  G11C 11/34 K

Fターム (9件)：

5B015HH01 ,  5B015JJ21 ,  5B015KB91 ,  5B015NN00 ,  5B015NN03 ,  5B015PP08 ,  5B024AA15 ,  5B024BA29 ,  5B024CA15

引用特許：

審査官引用 (2件)

• 記憶装置
  公報種別：公開公報   出願番号：特願平5-245724   出願人：シャープ株式会社
• バーチャルチャネルメモリシステム
  公報種別：公開公報   出願番号：特願平9-315009   出願人：日本電気株式会社