特許
J-GLOBAL ID:200903030984407248
半導体集積回路装置、マイクロプロセッサ、マイクロコンピュータ及び電子機器
発明者:
出願人/特許権者:
代理人 (1件):
井上 一 (外2名)
公報種別:公開公報
出願番号(国際出願番号):特願平11-300745
公開番号(公開出願番号):特開2001-117903
出願日: 1999年10月22日
公開日(公表日): 2001年04月27日
要約:
【要約】【課題】 PLLの出力するクロックの逓倍率の変更やクロック特性の変更の際のPLLの発振安定時間の間、ユーザーが意識しなくても発振が安定するまで自動的にクロック供給の遮断(停止)処理を行う事が可能な半導体集積回路装置、マイクロプロセッサ、マイクロコンピュータ及び電子機器を提供すること。【解決手段】 少なくともCPUと逓倍率を変更可能なPLL200を含む半導体集積回路装置である。前記PLL10の逓倍率の変更又は前記PLLの出力するクロックのクロック特性の変更を制御をするクロック制御レジスタ200と、前記クロック制御レジスタへの書き込みを検出し、少なくともPLL発振安定化時間以上の所与の時間、前記PLL10が出力するPLLクロック320の供給を停止するクロック供給制御回路100を含む。
請求項(抜粋):
少なくともCPUとPLLを含む半導体集積回路装置であって、前記PLLの出力するクロックのクロック特性を変更するための命令の実行を検出し、検出後所与の時間、当該PLLを介したクロックの供給を停止するための回路を含むことを特徴とする半導体集積回路装置。
IPC (3件):
G06F 15/78 510
, G06F 1/08
, H03L 7/08
FI (3件):
G06F 15/78 510 P
, G06F 1/04 320 A
, H03L 7/08 H
Fターム (18件):
5B062AA05
, 5B062DD10
, 5B062HH02
, 5B079BA01
, 5B079BA11
, 5B079DD04
, 5B079DD20
, 5J106AA04
, 5J106BB04
, 5J106CC01
, 5J106CC21
, 5J106CC38
, 5J106CC41
, 5J106CC52
, 5J106DD34
, 5J106FF07
, 5J106KK12
, 5J106KK33
前のページに戻る