特許
J-GLOBAL ID:200903030985029603
リファレンスクロック生成回路
発明者:
,
出願人/特許権者:
代理人 (1件):
吉田 研二 (外2名)
公報種別:公開公報
出願番号(国際出願番号):特願2000-092464
公開番号(公開出願番号):特開2001-285263
出願日: 2000年03月29日
公開日(公表日): 2001年10月12日
要約:
【要約】【課題】 ダメージの影響を受けずにリファレンスクロックを生成する。【解決手段】 補正用疑似データ生成回路12は、バイフェーズ変調を受けた入力データについて、1シンボル分遅延して反転した補正用疑似データをマルチプレクサ回路14に供給するとともに、同期検出回路10の出力からビット境界を認識し、1つのビットの前シンボル、後シンボルを示す信号を得、これを制御信号としてマルチプレクサ回路14に供給する。マルチプレクサ回路14は、入力データを後シンボルの期間出力するとともに、補正用疑似データを前シンボルの期間選択出力する。これによって、バイフェーズ変調の規則が守られたことになり、ダメージを修正して、正しいタイミングのリファレンスクロックが得られる。
請求項(抜粋):
バイフェーズ変調が施された入力データからリファレンスクロックを生成するリファレンスクロック生成回路であって、バイフェーズ変調された入力データについて同期検出を行い、ビット境界を検出する同期検出回路と、この同期検出回路で検出したビット境界の前後の入力データの値に基づいて、入力データをバイフェーズ規則に違反する場合に補正する補正回路と、を有し、補正回路によって補正されたデータに基づいて、リファレンスクロックを生成することを特徴とするリファレンスクロック生成回路。
IPC (5件):
H04L 7/00
, G10L 19/00
, H03L 7/00
, H04L 7/02
, H04L 25/49
FI (5件):
H04L 7/00 E
, H03L 7/00 B
, H04L 25/49 E
, G10L 9/18 M
, H04L 7/02 Z
Fターム (25件):
5D045DA20
, 5J106AA03
, 5J106BB04
, 5J106DD21
, 5J106DD46
, 5J106DD47
, 5J106DD48
, 5J106FF00
, 5J106FF02
, 5J106FF06
, 5J106KK12
, 5J106KK29
, 5J106LL05
, 5K029FF10
, 5K029HH26
, 5K047AA05
, 5K047FF04
, 5K047GG11
, 9A001BB06
, 9A001EE02
, 9A001HH15
, 9A001KK31
, 9A001KK43
, 9A001KK62
, 9A001LL02
前のページに戻る