特許
J-GLOBAL ID：200903031000876338
相補型半導体装置及びその製造方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
山本 秀策
公報種別：公開公報
出願番号（国際出願番号）：特願平9-163098
公開番号（公開出願番号）：特開平10-070196
出願日： 1997年06月19日
公開日（公表日）： 1998年03月10日
要約：
【要約】【課題】 回路速度の向上及び消費電力の低減を実現するとともに、短チャンネル効果に対する優れた耐性を有する高信頼性の相補型半導体装置を提供する。【解決手段】 第1導電型の不純物がドープされた第1の領域と第2導電型の不純物がドープされた第2の領域とを含み且つ主面を有する半導体基板と、第2の領域に設けられた第1のMOSトランジスタと、第1の領域に設けられた第2のMOSトランジスタと、を備えた相補型半導体装置において、第1及び第2のMOSトランジスタの少なくとも一方は、チャネル領域の中に、チャネル長方向に不均一な不純物濃度分布を有し且つソース側の不純物濃度がドレイン側の不純物濃度よりも高くなるように形成された、第1及び第2の領域の対応する導電型と同じ導電型の非対称な不純物拡散領域をさらに備えていて、第1のソース領域の下に位置する該半導体基板の部分の不純物濃度が該非対称な不純物拡散領域のソース側の部分の不純物濃度よりも低い、非対称MOSトランジスタである。
請求項（抜粋）：
第1導電型の不純物がドープされた第1の領域と第2導電型の不純物がドープされた第2の領域とを含み、且つ、主面を有する半導体基板と、該第2の領域に設けられた第1のMOSトランジスタと、該第1の領域に設けられた第2のMOSトランジスタと、を備えた相補型半導体装置であって、該第1及び第2のMOSトランジスタのそれぞれは、第1のソース領域と、該第1のソース領域から一定距離だけ離れて位置する第1のドレイン領域と、該第1のソース領域及び該半導体基板の該主面に接し、該第1のソース領域よりも浅い接合深さを有する第2のソース領域と、該第2のソース領域から一定距離だけ離れて位置し、該第1のドレイン領域及び該半導体基板の該主面に接し、該第1のドレイン領域よりも浅い接合深さを有する第2のドレイン領域と、該第2のソース領域及び該第2のドレイン領域の間に位置するチャネル領域と、該チャネル領域を覆うように該半導体基板の該主面の上に形成されたゲート絶縁膜と、該ゲート絶縁膜の上に形成されたゲート電極と、を備えており、該第1及び第2のMOSトランジスタの少なくとも一方は、該チャネル領域の中に、チャネル長方向に不均一な不純物濃度分布を有し且つソース側の不純物濃度がドレイン側の不純物濃度よりも高くなるように形成された、該第1及び第2の領域のうちの対応する領域の導電型と同じ導電型を有する非対称な不純物拡散領域をさらに備えていて、該第1のソース領域の下に位置する該半導体基板の部分の不純物濃度が該非対称な不純物拡散領域のソース側の部分の不純物濃度よりも低い、非対称MOSトランジスタである、相補型半導体装置。
IPC (4件)：
H01L 21/8238
, H01L 27/092
, H01L 29/78
, H01L 21/336
H01L 27/08 321 E
, H01L 29/78 301 L
, H01L 29/78 301 X
