特許

J-GLOBAL ID：200903031012814214

半導体基板の製造方法

発明者： 大岡 宰
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-323592
公開番号（公開出願番号）：特開平7-183477
出願日： 1993年12月22日
公開日（公表日）： 1995年07月21日
要約：

【要約】【目的】超薄膜層を有するSOI基板を、容易かつ再現性良く、しかも精度よく、形成することを目的とする。【構成】絶縁膜3を介して、主表面を形成するシリコン基板1と支持基板2とを接合し、主表面を数μmまで研磨した後、酸化膜、除去して超薄膜層5を有するSOI基板を形成する。

請求項（抜粋）：

第1のシリコン基板と第2のシリコン基板とを絶縁膜を介して接合する工程と、前記第1のシリコン基板の一主表面を研磨する工程と、前記形成した複合基板を酸化し、酸化膜を除去する工程とを有することを特徴とする半導体基板の製造方法。

IPC (5件)：

H01L 27/12 ,  H01L 21/304 321 ,  H01L 21/306 ,  H01L 21/316 ,  H01L 21/762

FI (2件)：

H01L 21/306 D ,  H01L 21/76 D

引用特許：

審査官引用 (2件)

• 特開平3-250617
  
• 特開平3-109731