特許

J-GLOBAL ID：200903031027719234

Bi-CMOS型半導体集積回路装置及びその製造方法

発明者： 加藤 正隆 ,  岩橋 誠之
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 秋田 収喜
公報種別：公開公報
出願番号（国際出願番号）：特願平11-133545
公開番号（公開出願番号）：特開2000-323592
出願日： 1999年05月14日
公開日（公表日）： 2000年11月24日
要約：

【要約】 (修正有)【課題】 MOS型容量素子を有するBi-CMOS集積回路装置で、該素子の容量用酸化膜厚の薄膜化に伴う容量のゲート耐圧低下による信頼性低下を防止する。【解決手段】 半導体基板の第1素子形成領域に絶縁膜を介して形成された導電膜を第1電極とするMOS型容量素子と、基板の第2素子領域にダイオードが形成されたBi-CMOS型集積回路装置である。基板上に第1電極が形成された複数個のMOS型容量素子C1,C2が金属配線21により直列に接続され、該容量素子の一端は電源供給線L1に接続され、他端は信号線L2に接続されており、基板上に形成された複数個のダイオードD1,D2は金属配線で直列に接続され、ダイオードの一端は電源供給線に、他端は信号線に接続されており、かつ直列に接続されたMOS型容量素子とダイオードの各中間ノードが金属配線26により接続されている。

請求項（抜粋）：

半導体基板の第1素子形成領域上に絶縁膜を介して形成された導電膜を第1電極とするMOS型容量素子と、前記半導体基板の第2素子形成領域にダイオードが形成されたBi-CMOS型半導体集積回路装置であって、前記半導体基板の同一平面上に前記第1電極が形成された複数個のMOS型容量素子が、金属配線により直列に接続され、該直列に接続されたMOS型容量素子の一端は電源供給線に接続され、前記直列に接続されたMOS型容量素子の他端は信号線に接続されており、前記半導体基板上に形成された複数個のダイオードが、金属配線により直列に接続され、該直列に接続されたダイオードの一端は前記電源供給線に接続され、前記直列に接続されたダイオードの他端は前記信号線に接続されており、かつ、前記直列に接続されたMOS型容量素子の中間ノードと、前記直列に接続されたダイオードの中間ノードが金属配線により接続されてなることを特徴とするBi-CMOS型半導体集積回路装置。

IPC (8件)：

H01L 21/8249 ,  H01L 27/06 ,  H01L 27/04 ,  H01L 21/822 ,  H01L 21/8234 ,  H01L 29/861 ,  H01L 29/94 ,  H03K 19/08

FI (6件)：

H01L 27/06 321 G ,  H01L 29/94 Z ,  H03K 19/08 A ,  H01L 27/04 C ,  H01L 27/06 102 A ,  H01L 29/91 L

Fターム (28件)：

5F038AC03 ,  5F038AC07 ,  5F038AR09 ,  5F038AR20 ,  5F038AV04 ,  5F038AV05 ,  5F038AV06 ,  5F038CA02 ,  5F038EZ20 ,  5F048AB04 ,  5F048AC05 ,  5F048AC10 ,  5F048BA02 ,  5F048BA06 ,  5F048BA12 ,  5F048BB06 ,  5F048BB07 ,  5F048BG12 ,  5F048BH07 ,  5J056AA00 ,  5J056BB46 ,  5J056DD02 ,  5J056DD13 ,  5J056DD35 ,  5J056DD40 ,  5J056DD51 ,  5J056HH03 ,  5J056KK02