特許
J-GLOBAL ID：200903031029115476
半導体記憶装置
発明者：
出願人/特許権者：
代理人 (1件)：
伊丹 勝
公報種別：公開公報
出願番号（国際出願番号）：特願平6-151633
公開番号（公開出願番号）：特開平7-334998
出願日： 1994年06月09日
公開日（公表日）： 1995年12月22日
要約：
【要約】【目的】 高速性能と耐ノイズ性向上を図った半導体記憶装置を提供する。【構成】 マスクプログラムされるメモリアレイ、アドレスバッファ、及びデータセンス回路を有し、データセンス回路は、クロック同期によりデータセンスとラッチを時分割で行う2系統のセンスアンプ113a,113bと、そのラッチデータを選択して出力するセレクタ114により構成される。各センスアンプ113a,113bは、選択ビット線に選択的に接続される電流検出型のプリセンス回路60a,60bと、その出力を増幅するカレントミラー型差動増幅器61a,61b、及び差動増幅器出力を時分割動作によりラッチするための正帰還回路62a,62bとにより構成される。
請求項（抜粋）：
データが記憶されるメモリアレイ、このメモリアレイのデータを選択するアドレスを取り込むアドレスバッファ、及び前記メモリアレイの選択ビット線のデータを読み出すデータセンス回路を有する半導体記憶装置において、前記データセンス回路は、前記選択ビット線に入力端子が共通接続されて時分割動作する複数系統のクロック同期式センスアンプと、これらのセンスアンプの保持データを選択的に出力するセレクタとを有し、各クロック同期式センスアンプは、同期クロックにより制御されて選択ビット線に選択的に接続されるプリセンス回路と、このプリセンス回路の出力を同期クロックにより制御されて取り込んでラッチするメインセンス回路とを有することを特徴とする半導体記憶装置。
引用特許：
前のページに戻る
