特許
J-GLOBAL ID:200903031037386187

半導体装置の製造方法

発明者:
出願人/特許権者:
代理人 (1件): 鈴木 章夫
公報種別:公開公報
出願番号(国際出願番号):特願平4-215792
公開番号(公開出願番号):特開平6-045455
出願日: 1992年07月22日
公開日(公表日): 1994年02月18日
要約:
【要約】【目的】 半導体装置におけるTATの短縮と、平坦化を可能にした半導体装置の製造方法を得る。【構成】 シリコン基板1にトランジスタ等の素子が予め形成されたバルクシリコン部21を形成するとともに、絶縁体と所要パターンの導電体を形成した一層以上のフィルム22〜25を個別に形成した上で、これらを順次バルクシリコン部21上に重ね、これらフィルム22〜25で素子の絶縁層及び電気配線層を形成して半導体装置を形成する。
請求項(抜粋):
シリコン基板にトランジスタ等の素子が予め形成されたバルクシリコン部上に、絶縁体と所要パターンの導電体を形成した一層以上のフィルムを重ねて前記素子の絶縁層及び電気配線層を形成することを特徴とする半導体装置の製造方法。
IPC (2件):
H01L 21/90 ,  H01L 21/82

前のページに戻る