特許

J-GLOBAL ID：200903031040849112

半導体装置及びその製造方法

発明者： 横山 満徳 ,  長原 正樹
出願人/特許権者： 富士通カンタムデバイス株式会社
代理人 (1件)： 片山 修平
公報種別：公開公報
出願番号（国際出願番号）：特願2002-093379
公開番号（公開出願番号）：特開2003-297852
出願日： 2002年03月28日
公開日（公表日）： 2003年10月17日
要約：

【要約】【課題】 OFF耐圧を向上させた半導体装置及びその製造方法を提供する。【解決手段】 化合物半導体を用いた半導体装置において、ゲート(16)とドレイン(18)間にp型半導体層(20、21)を設け、該p型半導体層のドレイン側はゲート側よりも低いアクセプタ濃度を持つ。例えば、前記p型半導体層は前記ゲート寄りの第1の層(20)と前記ドレイン寄りの第2の層(21)とを有し、該第2の層のアクセプタ濃度は前記第1の層のアクセプタ濃度よりも低い。

請求項（抜粋）：

化合物半導体を用いた半導体装置において、ゲートとドレイン間にp型半導体層を設け、該p型半導体層のドレイン側はゲート側よりも低いアクセプタ濃度を持つことを特徴とする半導体装置。

IPC (3件)：

H01L 21/338 ,  H01L 29/778 ,  H01L 29/812

FI (2件)：

H01L 29/80 B ,  H01L 29/80 H

Fターム (30件)：

5F102FA01 ,  5F102GB01 ,  5F102GC01 ,  5F102GD01 ,  5F102GJ05 ,  5F102GK06 ,  5F102GL05 ,  5F102GM06 ,  5F102GM08 ,  5F102GN05 ,  5F102GQ01 ,  5F102GR03 ,  5F102GR04 ,  5F102GR07 ,  5F102GR11 ,  5F102GR12 ,  5F102GR15 ,  5F102GS02 ,  5F102GT03 ,  5F102GT05 ,  5F102GV07 ,  5F102HC01 ,  5F102HC02 ,  5F102HC07 ,  5F102HC08 ,  5F102HC10 ,  5F102HC11 ,  5F102HC15 ,  5F102HC16 ,  5F102HC30

引用特許：

出願人引用 (2件)

• 特開昭61-222176
  
• 特開平1-208868
  

審査官引用 (4件)

• 特開昭61-222176
  
• 特開昭61-222176
  
• 特開平1-208868
  
• 特開平1-208868