特許
J-GLOBAL ID:200903031046737634
半導体記憶装置
発明者:
出願人/特許権者:
代理人 (1件):
渡辺 望稔 (外1名)
公報種別:公開公報
出願番号(国際出願番号):特願平8-200374
公開番号(公開出願番号):特開平10-050058
出願日: 1996年07月30日
公開日(公表日): 1998年02月20日
要約:
【要約】【課題】3トランジスタ型のDRAMの動作性能を向上させることができる半導体記憶装置を提供すること。【解決手段】ライトビット線とリードビット線との間に、メモリセルの情報に応じた電位差を発生させるダミーセルと、ライトビット線とリードビット線との間に発生される電位差を増幅してラッチするラッチ型センスアンプとを備え、メモリセルの情報を読み出す際に、ラッチ型センスアンプによって増幅されたメモリセルの情報を、リードビット線を介して読み出すとともに、ライトビット線を介してメモリセルに書き込んでメモリセルの情報をリフレッシュすることにより、上記課題を解決する。
請求項(抜粋):
ライトビット線およびリードビット線を介して、1ビットの情報の書き込みおよび読み出しが行われる、3つのトランジスタからなるダイナミック型のメモリセルをアレイ状に配列してなる半導体記憶装置であって、さらに、前記ライトビット線と前記リードビット線との間に、前記メモリセルの情報に応じた電位差を発生させるダミーセルと、前記ライトビット線と前記リードビット線との間に発生される電位差を増幅してラッチするラッチ型センスアンプとを備え、前記メモリセルの情報を読み出す際に、前記ラッチ型センスアンプによって増幅されたメモリセルの情報を、前記リードビット線を介して読み出すとともに、前記ライトビット線を介して前記メモリセルに書き込んで前記メモリセルの情報をリフレッシュすることを特徴とする半導体記憶装置。
IPC (2件):
G11C 11/405
, G11C 11/401
FI (2件):
G11C 11/34 352 B
, G11C 11/34 362 G
前のページに戻る