特許

J-GLOBAL ID：200903031054808249

半導体チップ実装構造

発明者： 松木 康浩
出願人/特許権者： キヤノン株式会社
代理人 (1件)： 田中 増顕 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-096010
公開番号（公開出願番号）：特開2000-294721
出願日： 1999年04月02日
公開日（公表日）： 2000年10月20日
要約：

【要約】【目的】 プリント基板の反りを緩和することができる半導体チップ実装構造を提供する。【構成】 プリント基板の裏面の半導体チップ搭載箇所と略同一の位置に、前記半導体チップと略同等の熱膨張係数を有しかつ略同等の寸法を持つ反り緩和プレートを貼り付ける。

請求項（抜粋）：

表面にバンプが形成された半導体チップをフェースダウンでプリント配線板上に実装する半導体チップ実装構造において、前記プリント基板の裏面の前記半導体チップ搭載箇所と略同一の位置に、前記半導体チップと略同等の熱膨張係数を有しかつ略同等の寸法を持つ反り緩和プレートを貼り付けたことを特徴とする半導体チップ実装構造。

IPC (5件)：

H01L 25/04 ,  H01L 25/18 ,  H01L 21/60 311 ,  H05K 1/02 ,  H05K 1/18

FI (4件)：

H01L 25/04 Z ,  H01L 21/60 311 S ,  H05K 1/02 D ,  H05K 1/18 L

Fターム (28件)：

5E336AA04 ,  5E336AA10 ,  5E336AA11 ,  5E336AA14 ,  5E336BB02 ,  5E336BB19 ,  5E336BC34 ,  5E336CC32 ,  5E336CC58 ,  5E336DD32 ,  5E336DD37 ,  5E336DD39 ,  5E336DD40 ,  5E336EE05 ,  5E336EE08 ,  5E336GG01 ,  5E336GG30 ,  5E338AA02 ,  5E338AA15 ,  5E338BB03 ,  5E338BB22 ,  5E338BB72 ,  5E338EE01 ,  5E338EE28 ,  5F044KK01 ,  5F044KK02 ,  5F044KK10 ,  5F044LL09