特許
J-GLOBAL ID：200903031055215233
半導体装置の製造方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
深見 久郎 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-189382
公開番号（公開出願番号）：特開平6-037327
出願日： 1992年07月16日
公開日（公表日）： 1994年02月10日
要約：
【要約】【目的】 複数の導電層と複数の絶縁層との多層構造を、同一のマスクを用いて精度よくパターニングする。【構成】 半導体基板上に第1絶縁層、第1導電層、第2絶縁層、第2導電層および第3絶縁層を順に形成する。そして、第3絶縁層上に第1マスク層を形成する。この第1マスク層上に、第1マスク層と材質の異なる第2マスク層を形成する。そして、第1マスク層および第2マスク層をマスクとして用いて、第3絶縁層、第2導電層、第2絶縁層、第1導電層および第1絶縁層を順にエッチングする。
請求項（抜粋）：
半導体基板上に第1絶縁層、第1導電層、第2絶縁層、第2導電層および第3絶縁層を順に形成する工程と、前記第3絶縁層上に第1マスク層を形成する工程と、前記第1マスク層上に前記第1マスク層と材質の異なる第2マスク層を形成する工程と、前記第1マスク層および第2マスク層をマスクとして用いて、前記第3絶縁層、前記第2導電層、前記第2絶縁層、前記第1導電層および前記第1絶縁層を順にエッチングする工程と、を備えた半導体装置の製造方法。
IPC (3件)：
H01L 29/788
, H01L 29/792
, H01L 27/115
H01L 29/78 371
, H01L 27/10 434
