特許
J-GLOBAL ID：200903031058798264
差動増幅回路
発明者：
出願人/特許権者：
代理人 (1件)：
京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-298796
公開番号（公開出願番号）：特開平7-154164
出願日： 1993年11月30日
公開日（公表日）： 1995年06月16日
要約：
【要約】 (修正有)【目的】低電源電圧時に、電源電流を低減した差動増幅回路を提供する。【構成】この差動増幅回路は、バイアス電圧発生回路53と入力段54と出力段56とを有し、ドライバ段のNMOSトランジスタ36および37はゲート接地レベルシフト回路を構成し、PMOSトランジスタ42および43はこのレベルシフト回路の能動負荷で、NMOSトランジスタ37は出力段のPMOSトランジスタ21およびNMOSトランジスタ23をプッシュプル駆動し、バイアス電圧発生回路53のPMOSトランジスタ44,45および46はバイアス回路を構成し、ドライバ段のNMOSトランジスタ36および37のゲート電位を決定する。NMOSトランジスタ44およびNMOSトランジスタ23のドレイン電流は一定の比率となり、この比率にPMOSトランジスタ45のドレイン電流を乗じた値が、アイドリング電流となるように制御される。
請求項（抜粋）：
差動電流供給手段を含む差動増幅器の入力段と出力段とを備え、バイアス電圧供給手段により所定の電圧が設定されて入力信号を差動増幅する差動増幅回路において;前記入力段は、第1差動電流入力端と、第2差動電流入力端と、前記第1差動電流入力端および低電位電源端子間に第1のPMOSトランジスタおよび第1のNMOSトランジスタが直列接続で挿入された第1の直列接続回路と、前記第2差動電流入力端および低電位電源端子間に第2のPMOSトランジスタおよび第2のNMOSトランジスタが直列接続された第2の直列接続回路とを有し、前記第1の直列接続回路の直列接続点が前記第1および前記第2のNMOSトランジスタの各々のゲート電極に共通接続され、前記第1および前記第2のPMOSトランジスタの各々のゲート電極が前記バイアス電圧供給手段のバイアス電圧出力端に接続され、前記第2の直列接続回路の直列接続点を入力段の信号出力端とするように構成され;前記出力段は、高電位電源端子および低電位電源端子の間に、第3のPMOSトランジスタおよび第3のNMOSトランジスタが直列接続で挿入されこの直列接続点を出力端子に接続するとともに、前記第3のPMOSトランジスタのゲート電極が前記第2差動電流入力端に接続され、前記第3のNMOSトランジスタのゲート電極が前記入力段の信号出力端に接続されて構成されることを特徴とする差動増幅回路。
IPC (2件)：
引用特許：
前のページに戻る
